Я. В. Щербак, В. П. Нерубацький, К. Я. Івакіна

МІКРОСХЕМОТЕХНІКА ЕЛЕКТРОМЕХАНОТРОННИХ СИСТЕМ

ПІДРУЧНИК



МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

УКРАЇНСЬКИЙ ДЕРЖАВНИЙ УНІВЕРСИТЕТ ЗАЛІЗНИЧНОГО ТРАНСПОРТУ

Я. В. Щербак, В. П. Нерубацький, К. Я. Івакіна

МІКРОСХЕМОТЕХНІКА ЕЛЕКТРОМЕХАНОТРОННИХ СИСТЕМ

Підручник

За загальною редакцією Я. В. Щербака

Рекомендовано вченою радою Українського державного університету залізничного транспорту

> Харків 2024

УДК 004.31:621.3.049.77 Щ611

Рецензенти:

Павлов Віктор Борисович, доктор технічних наук, головний науковий співробітник Інституту електродинаміки Національної академії наук України;

Ягуп Валерій Григорович, доктор технічних наук, професор, професор кафедри автомобільної електроніки Харківського національного автомобільно-дорожнього університету;

Яськів Володимир Іванович, доктор технічних наук, доцент, професор кафедри радіотехнічних систем Тернопільського національного технічного університету імені Івана Пулюя.

Авторський колектив:

Щербак Яків Васильович, доктор технічних наук, професор, професор кафедри автоматизованих електромеханічних систем Національного технічного університету «Харківський політехнічний інститут»;

Нерубацький Володимир Павлович, кандидат технічних наук, доцент, доцент кафедри електроенергетики, електротехніки та електромеханіки Українського державного університету залізничного транспорту;

Івакіна Катерина Яківна, кандидат технічних наук, доцент, доцент кафедри систем електропостачання та електроспоживання міст Харківського національного університету міського господарства імені О. М. Бекетова.

Рекомендовано вченою радою Українського державного університету залізничного транспорту як підручник (витяг з протоколу № 4 засідання вченої ради від 08.08.2022 р.)

Щербак Я. В. Нерубацький В. П., Івакіна К. Я.

Щ611 Мікросхемотехніка електромеханотронних систем: підручник / за заг. ред. Я. В. Щербака. Харків: Видавець Мачулін Л. І., 2024. 260 с. ISBN 978-617-8418-03-8

У підручнику висвітлено основи теорії та методи аналізу і синтезу мікроелектронних функціональних пристроїв для створення електромеханотронних систем. Надано методи розрахунків неперервних та імпульсних мікроелектронних пристроїв і їх імітаційні моделі. Розглянуто системи керування однофазними і трифазними перетворювачами електричної енергії, побудованих із застосуванням мікроелектронних компонентів, та створено їх імітаційні моделі для дослідження електричних процесів. Призначено для здобувачів вищої освіти спеціальності 141 Електроенергетика, електротехніка та електромеханіка, інших електротехнічних спеціальностей закладів вищої освіти, а також аспірантів, наукових співробітників та інженерів.

Іл. 270, табл. 8, бібліогр. 30 назв.

УДК 004.31:621.3.049.77

- © Щербак Я. В., Нерубацький В. П., Івакіна К. Я., 2024
- © Український державний університет залізничного транспорту, 2024

ISBN 978-617-8418-03-8

3MICT

| ПЕРЕДМОВА | 6 |
|--|----|
| РОЗДІЛ 1 | |
| ТЕРМІНОЛОГІЯ В МІКРОЕЛЕКТРОНІЦІ І КЛАСИФІКАЦІЯ | |
| ІНТЕГРАЛЬНИХ МІКРОСХЕМ | 8 |
| 1.1. Термінологія в мікроелектроніці | 8 |
| 1.2. Класифікація інтегральних мікросхем | 9 |
| 1.3. Система умовних позначень інтегральних мікросхем | 11 |
| 1.4. Технологія виготовлення напівпровідникових інтегральних мікросхем | 12 |
| Питання для самоконтролю до розділу 1 | 17 |
| РОЗДІЛ 2 | |
| ОПЕРАЦІЙНИЙ ПІДСИЛЮВАЧ | 18 |
| 2.1. Загальні відомості про операційний підсилювач | 18 |
| 2.2. Параметри операційного підсилювача | 21 |
| 2.3. Ідеальний операційний підсилювач | 28 |
| Питання для самоконтролю до розділу 2 | 29 |
| РОЗДІЛ З | |
| МЕТОДИ РОЗРАХУНКУ СХЕМ НА ОПЕРАЦІЙНОМУ ПІДСИЛЮВАЧІ | 30 |
| 3.1. Операторний метод | 30 |
| 3.2. Метод структурних схем | 32 |
| 3.3. Метод графів | 34 |
| 3.4. Метод модифікованого <i>z</i> -перетворення | 37 |
| 3.5. Імітаційне моделювання | 42 |
| Питання для самоконтролю до розділу 3 | 44 |
| РОЗДІЛ 4 | |
| ЛІНІЙНІ СХЕМИ НА ОПЕРАЦІЙНОМУ ПІДСИЛЮВАЧІ | 45 |
| 4.1. Інвертувальний підсилювальний каскад | 45 |
| 4.2. Неінвертувальний підсилювальний каскад | 49 |
| 4.3. Узагальнена структурна схема підсилювального каскаду | |
| на операційному підсилювачі | 51 |
| 4.4. Інвертувальний підсилювач напруги | 52 |
| 4.5. Неінвертувальний підсилювач напруги | 55 |
| | |

| 4.6. Диференційний підсилювач | 58 |
|--|-----|
| 4.7. Суматор на операційному підсилювачі | 59 |
| 4.8. Регулювання коефіцієнта підсилення | 61 |
| 4.9. Збільшення потужності операційного підсилювача | 65 |
| 4.10. Фільтри на операційному підсилювачі | 68 |
| 4.11. Інтегратор на операційному підсилювачі | 93 |
| Питання для самоконтролю до розділу 4 | 95 |
| РОЗДІЛ 5 | |
| ІМПУЛЬСНІ ПРИСТРОЇ НА ОПЕРАЦІЙНОМУ ПІДСИЛЮВАЧІ | 97 |
| 5.1. Компаратор | 97 |
| 5.2. Релакційні генератори на операційному підсилювачі | 98 |
| 5.3. Одновібратор | 107 |
| 5.4. Функціональний генератор | 115 |
| Питання для самоконтролю до розділу 5 | 122 |
| РОЗДІЛ 6 | |
| ДИСКРЕТНА СХЕМОТЕХНІКА | 123 |
| 6.1. Основні поняття алгебри логіки | 123 |
| 6.2. Аксіоми, закони та тотожності алгебри логіки | 123 |
| 6.3. Логічна функція та її мінімізація | 126 |
| 6.4. Логічні елементи | 131 |
| 6.5. Синтез логічних пристроїв у базисі І-НЕ та АБО-НЕ | 136 |
| 6.6. Тригери | 142 |
| 6.7. Регістри | 149 |
| 6.8. Лічильник імпульсів Джонсона | 151 |
| 6.9. Імпульсні пристрої на логічних елементах | 153 |
| Питання для самоконтролю до розділу 6 | 159 |
| РОЗДІЛ 7 | |
| ФУНКЦІОНАЛЬНІ МІКРОЕЛЕКТРОННІ ПРИСТРОЇ | 161 |
| 7.1. Регульований селективний RC-підсилювач | 161 |
| 7.2. Перетворювач напруги в частоту | 165 |
| 7.3. Фазочутливий випрямляч | 177 |
| 7.4. Модулятор-демодулятор на операційних підсилювачах | 181 |
| 7.5. Випрямляч середнього значення | 184 |
| 7.6. Амплітудний випрямляч | 190 |

| 7.7. Перетворювач опору в напругу | 193 |
|--|-----|
| 7.8. Регульований фазообертач | 196 |
| 7.9. Дискретний фільтр | 203 |
| Питання для самоконтролю до розділу 7 | 215 |
| РОЗДІЛ 8 | |
| ФУНКЦІОНАЛЬНІ ПРИСТРОЇ СИСТЕМ КЕРУВАННЯ | |
| ПЕРЕТВОРЮВАЧАМИ ЕЛЕКТРОЕНЕРГІЇ | 217 |
| 8.1. Канал синхронної багатоканальної системи імпульсно-фазового | |
| керування тиристорним випрямлячем | 217 |
| 8.2. Система керування імпульсним перетворювачем постійної | |
| напруги з широтно-імпульсною модуляцією | 223 |
| 8.3. Система керування однофазного інвертора напруги з | |
| двополярною широтно-імпульсною модуляцією | 230 |
| 8.4. Система керування однофазного інвертора напруги з | |
| однополярною широтно-імпульсною модуляцією | 238 |
| 8.5. Система керування прямоходового конвертора | 245 |
| 8.6. Система керування трифазного інвертора напруги | 251 |
| Питання для самоконтролю до розділу 8 | 257 |
| СПИСОК РЕКОМЕНДОВАНОЇ ЛІТЕРАТУРИ | 258 |

ПЕРЕДМОВА

Характерною особливістю сучасного технічного рівня промисловості і транспорту £ розвиток автоматизованих електромеханічних систем, представником якого є електромеханотроніка – область науки і техніки, яка зв'язана з розробкою автоматичних систем електромеханічного перетворення електричної енергії за рахунок поєднання електромеханічного перетворювача з електронними компонентами. Електронна складова електромеханотронної системи складається із приладів і пристроїв, що забезпечують керування випрямлячами, інверторами, перетворювачами частоти, напівпровідникових комутаційних пристроїв, які побудовані із застосуванням компонентів неперервної і імпульсної дії, цифрових пристроїв та мікроконтролерів. Чітке усвідомлення сутності побудови мікроелектронної системи є необхідною умовою для правильного її проєктування та експлуатації. Даний підхід покладено в основу побудови підручника.

Мета підручника – отримання здобувачами вищої освіти теоретичних знань і практичних навичок з розробки, розрахунків і моделювання як окремих субсистем, так і в цілому електромеханотронної системи. Підручник включає у собі розділи, в яких подано теорію і методи розрахунків функціональних мікроелектронних компонентів неперервної та імпульсної дії і дискретної схемотехніки, що дають можливість створення складних систем. Розглянуто функціональні пристрої систем керування і автоматичного регулювання перетворювачами електроенергії. Теоретичні положення підкріплюються імітаційними моделями для експериментальних досліджень.

Підручник складається із восьми розділів.

У першому розділі розглянуто термінологію, яка застосовується у мікроелектроніці, наведено класифікацію інтегральних мікросхем, приділено увагу питанням, що стосуються технології виготовлення напівпровідникових інтегральних мікросхем, надано вітчизняні системи умовних позначень інтегральних схем.

У другому розділі подано загальні відомості про операційний підсилювач та його графічне зображення на принципових електричних схемах, визначено основні параметри операційного підсилювача, розглянуто статичні та динамічні характеристики операційного підсилювача, наведено параметри ідеального операційного підсилювача.

У третьому розділі розглянуто методи розрахунків функціональних вузлів, побудованих на операційному підсилювачі: операторний метод, метод

структурних схем, метод графів, метод модифікованого *z*-перетворення, імітаційне моделювання. Надано методичний матеріал до вказаних методів.

У четвертому розділі розглянуто схемотехніку лінійних неперервних схем із застосуванням інвертувального, неінвертувального входів операційного підсилювача і узагальненої структурної схеми підсилювального каскаду на операційному підсилювачі, які застосовуються для побудови систем керування електромеханотронних систем. Наведено імітаційну модель операційного підсилювача для моделювання лінійних схем і результати моделювання розглянутих схем.

У п'ятому розділі розглянуто імпульсні функціональні вузли на операційному підсилювачі для керування електромеханотронних систем. Наведено модель операційного підсилювача для моделювання пристроїв імпульсної дії. Надано приклади розрахунків та результати моделювання функціональних вузлів.

Шостий розділ присвячено дискретній схемотехніці систем керування електромеханотронних систем. Надано основні поняття алгебри логіки, дано визначення логічної функції та її мінімізації. Розглянуто імпульсні пристрої на логічних елементах.

У сьомому розділі розглянуто функціональні мікроелектронні пристрої для керування електромеханотронних систем, які побудовано з використанням функціональних вузлів, розглянутих у попередніх розділах. Наведено розрахунки таких пристроїв і їх імітаційні моделі.

У восьмому розділі розглянуто принципи створення із застосуванням операційного підсилювача і дискретних елементів систем керування однофазних і трифазних перетворювачів електричної енергії для електромеханотронних систем. Наведено розрахунки таких систем і їх імітаційні моделі.

На думку авторів, така послідовність викладу матеріалу підручника є доступною для навчання, надає можливість практичного застосування теоретичного матеріалу, а також вибору конкретних дій під час експлуатації таких систем. Підручник призначено для здобувачів старших курсів електромеханічного та електротехнічного профілів закладів вищої освіти, може бути корисним аспірантам та інженерно-технічним працівникам, котрі займаються розробкою і впровадженням електромеханічних систем широкого призначення.

РОЗДІЛ 1

ТЕРМІНОЛОГІЯ В МІКРОЕЛЕКТРОНІЦІ І КЛАСИФІКАЦІЯ ІНТЕГРАЛЬНИХ МІКРОСХЕМ

1.1. Термінологія в мікроелектроніці

Терміни, їх визначення, синоніми цих термінів, які широко застосовуються у технічній літературі, наводяться у відповідних нормативних документах.

Основним функціональним вузлом мікроелектронного пристрою є *інтегральна мікросхема* – мікроелектронний виріб, що виконує функції обробки та перетворення сигналів і має високу ступінь постановки електрично з'єднаних елементів. Цей виріб з точки зору вимог до випробовувань, приймання і поставки в експлуатацію розглядається як одне ціле. Синонімом терміну інтегральна мікросхема є термін *інтегральна схема* або ще коротше *мікросхема*. Із наведених термінів найбільш вживається термін інтегральна мікросхема.

Елементом інтегральної мікросхеми називають складову частину інтегральної мікросхеми, що реалізує функцію якогось елемента – резистора, діода, транзистора. Елементи інтегральної мікросхеми виконують на підложці або підставці. Елемент не можна від'єднати від інтегральної мікросхеми як самостійний виріб. Прикладом інтегрального елемента є плівчасті резистор і конденсатор в гібридній інтегральній мікросхемі або інтегральний транзистор в напівпровідниковій інтегральній мікросхемі.

Компонентом інтегральної мікросхеми називають частину інтегральної мікросхеми, яку можна із неї видалити. Ця частина може бути самостійним виробом, наприклад, безкорпусний транзистор або керамічний конденсатор в гібридній інтегральній мікросхемі.

Підстилка інтегральної мікросхеми – це заготівля, на яку наносять елементи мікросхеми, міжелементні з'єднання та контактні площадки.

Плита інтегральної мікросхеми – це частина підстилки (або вона вся) гібридної або, частіше, плівчастої інтегральної мікросхеми, на поверхню якої нанесено плівчасті елементи, міжелементні з'єднання та контактні площадки.

Напівпровідникова пластина – це заготівля із напівпровідникового матеріалу (кремнію), що використовується для створення напівпровідникової інтегральної мікросхеми.

Кристал інтегральної мікросхеми – частина напівпровідникової пластини, на поверхні і в об'ємі якої сформовано елементи інтегральної мікросхеми.

Контактна площадка – являє собою металізовану ділянку на платі або кристалі інтегральної мікросхеми для з'єднання із зовнішніми виводами. Контактна площадка є в кожній інтегральній мікросхемі незалежно від її технологічних і функціональних особливостей.

Корпус інтегральної мікросхеми – це частина конструкції інтегральної схеми, що призначено для захисту від зовнішніх діянь та для з'єднання її з зовнішнім електричним колом за допомогою виводів.

1.2. Класифікація інтегральних мікросхем

Інтегральні схеми класифікуються за конструктивно-технологічною ознакою, ступінем інтеграції, функціональним призначенням, фізичним принципом роботи.

За конструктивно-технологічною ознакою інтегральні мікросхеми розподіляють на напівпровідникові, гібридні та виконані з використанням плівки (плівчасті).

Напівпровідникова інтегральна мікросхема – це мікросхема, всі елементи якої виконано на поверхні і об'ємі напівпровідникової пластини.

Гібридна інтегральна мікросхема – це мікросхема, яку одержують напилюванням матеріалів різної провідності на підстилку, виготовлену з кераміки або скла. Резистори формують напилюванням на підстилку матеріалів низької провідності у вигляді прямих або зигзагоподібних ліній. Конденсатори виконують у вигляді декількох кадрів плівки. Міжелементні з'єднання та контактні площадки формують напилюванням матеріалу високої електричної провідності (технічне золото). Напівпровідникові елементи (діоди, транзистори) монтують навісним монтажем, тому вони повинні бути безкорпусними.

Плівчаста інтегральна мікросхема – це мікросхема, всі елементи якої виконано у вигляді плівок. Залежно від товщини плівки розрізняють тонкоплівчасті та товстоплівчасті мікросхеми. В плівчастих інтегральних мікросхемах легко формуються пасивні елементи – резистори і конденсатори. До тонкоплівчастих схем відносять інтегральні мікросхеми з товщиною плівок до одного мікрона, а до товстоплівчастих – з товщиною плівки більше одного мікрона. Елементи тонкоплівчастих інтегральних мікросхем наносяться на підстилку методами термозмушеного осадження і катодного розпилювання. Елементи товстоплівчастих інтегральних мікросхем в основному виготовляються методом шелкографії з подальшим випилюванням.

Ступінь інтеграції інтегральної мікросхеми визначається кількістю елементів, з яких вона складається. Ступінь інтеграції можна визначити за виразом

$$R = \lg N, \tag{1.1}$$

де *N* – число елементів і компонентів в інтегральній мікросхемі.

При розрахунках ступіня інтеграції *R* його величину округляють до найближчого більшого цілого числа. Згідно з (1.1) розрізняють такі *ступіні інтеграції інтегральних мікросхем*:

– перший – до 10 елементів (мала ступінь інтеграції);

– другий – від 11 до 100 елементів (середня ступінь інтеграції);

третій – від 101 до 1000 елементів (велика ступінь інтеграції);

четвертий – від 1001 до 10000;

– п'ятий – від 10001 до 100000.

Серед термінів, які мають безпосереднє відношення до інтегральних схем, надається ряд термінів, пов'язаних з галуззю їх застосування. До таких термінів відноситься поняття *мікроелектроніки*. Дане поняття визначається як область електроніки, яка охвачує проблеми розробки, дослідження, конструювання, виготовлення та застосування мікроелектронних виробів. При цьому під *мікроелектронним виробом* розуміють електронний пристрій з високим ступінем інтеграції.

Залежно від функціонального призначення інтегральні схеми розподіляються на дві основні категорії – аналогові та цифрові.

До *аналогових інтегральних мікросхем* відносять інтегральні мікросхеми, які призначено для обробки і перетворення сигналів, що змінюються за законом неперервної функції.

До *цифрових інтегральних мікросхем* відносять інтегральні мікросхеми, які призначено для перетворення і обробки сигналів, що змінюються за законом дискретної функції (сигнали, які виражено в двоїчних або інших цифрових кодах).

Як правило, аналогові і цифрові інтегральні мікросхеми виготовляються у вигляді серій.

До *серії інтегральних мікросхем* відносять сукупність інтегральних мікросхем, які виконують різноманітні функції, але мають загальне конструктивно-технологічне виконання і призначено для спільного використання.

1.3. Система умовних позначень інтегральних мікросхем

Вся різноманітність інтегральних мікросхем згідно прийнятої системи умовних позначень за конструктивно-технологічним виконанням поділяється на три групи: напівпровідникові, гібридні і плівчасті. Цим групам в системі умовних позначень привласнено такі цифри:

1, 5, 7 – напівпровідникові інтегральні мікросхеми;

2, 4, 6, 8 – гібридні інтегральні мікросхеми;

3 – плівчасті інтегральні мікросхеми.

За характером виконуваних функцій інтегральні мікросхеми підрозділяються на підгрупи (наприклад, підсилювачі, генератори, модулятори, тригери) та види (наприклад, перетворювачі частоти, перетворювачі фазового зсуву, перетворювачі напруги).

Як приклад розглянемо позначення інтегральної мікросхеми 140УД6 (рис. 1.1).



Рисунок 1.1 – Приклад позначення інтегральної мікросхеми

Відповідно до прийнятої системи позначення інтегральної мікросхеми складається з чотирьох елементів.

Перший елемент – це цифра, що визначає конструктивно-технологічну групу. Для даної мікросхеми це цифра «1», що означає напівпровідникову технологію її виготовлення.

Другий елемент – це дві–три цифри, що визначають наданий даній серії інтегральної мікросхеми порядковий номер розробки. Таким чином, перші три– чотири цифри визначають повний шифр серії. У даному випадку це 140-а серія.

Третій елемент – дві букви, які позначають підгрупу і вид інтегральної мікросхеми. Для наведеної мікросхеми: У – підсилювач; Д – операційний (диференційний).

Четвертий елемент – це порядковий номер розробки. Даний елемент може складатися з однієї або декількох цифр.

Іноді в кінці умовного позначення добавляється буква, що визначає технологічний розкид електричних параметрів інтегральної мікросхеми, наприклад, 140УД1А, 140УД1Б, 140УД101А, 140УД101Б. Для інтегральних мікросхем, що застосовуються в електронних пристроях широкого використання, на початку умовного позначення вказується буква К (К140УД6). Якщо після букви К ще позначається буква М, то це означає, що дана серія випускається у керамічному корпусі (КМ155ЛАЗ).

1.4. Технологія виготовлення напівпровідникових інтегральних мікросхем

Для виготовлення напівпровідникових інтегральних схем застосовують пластини монокристалічного кремнію *p*- або *n*-типу провідності.

Як легуючі домішки, за допомогою яких змінюють провідність кремнієвої пластини, використовують з'єднання бору, сурми, фосфору, алюмінію, гелію, індію, миш'яку, золота.

Для створення міжелементних з'єднань та контактних площадок використовують алюміній і золото.

Як діелектричне покриття та ізоляцію елементів застосовують двоокис кремнію та полікристалічний кремній.

Матеріали, що застосовуються для виготовлення інтегральних мікросхем, характеризуються низьким вмістом домішок, які не повинні перебільшувати $10^{-5}...10^{-9}$ вагових частин основного матеріалу. Змінюючи визначеним шляхом концентрацію домішок в різних місцях монокристалічної кремнієвої пластини одержують багатошарову структуру, що відтворює задану електричну схему.

Процес виготовлення сучасних інтегральних мікросхем є достатньо складним і вимагає спеціальних герметичних приміщень і спеціального високоточного обладнання. Основні технологічні операції можна умовно розбити на такі етапи.

1) Виготовлення монокристалічної заготівлі з кремнію. Злиток 2 (рис. 1.2) з монокристалічного кремнію діаметром 60...180 мм одержують за рахунок витягування з малою швидкістю зануреної в розплав 3 кремнію затравки 1. Для зменшення концентрації домішок злиток піддають зонному очищенню (рис. 1.3), для чого злиток 1 протягують через індуктор 2, що живиться струмом високої частоти. В зоні дії індуктора створюється зона розплаву 3, яка переміщується по злитку в результаті його переміщення. Домішки, які були в кремнієвому злитку, переміщуються разом із зоною розплаву. Коли нижня частина злитку досягає очищення завершують. Нижню частину злитку, індуктора, В якій сконцентрувались домішки, відрізають, а верхню використовують як заготівлю для виготовлення кристалів інтегральних мікросхем. Для підвищення чистоти злитку зонне очищення застосовують декілька разів.



Рисунок 1.2 – Витягування кристалу кремнію



Рисунок 1.3 – Зонне очищення кристалу кремнію

2) Механічна обробка кремнію. Циліндричний злиток кремнію розрізають на круглі пластини товщиною 250...400 мікрон. При такій товщині пластини товщина порушеного в процесі нарізання шару поверхні пластини може перебільшувати 80 мікрон. В результаті шліфування та полірування товщина порушеного шару пластини зменшується до 1...2 мікрон. Кінцеве доведення поверхні пластини здійснюється хімічним травленням.

3) Епітаксіальне нарощування. Термін «епітаксія» означає процес орієнтованого нарощування кристалічної решітки кремнію за рахунок осадження шарів додаткових домішок. Таким чином одержують епітаксіальні шари плівки з заданим типом електричної провідності. Так, на пластині кремнію з провідністю *n*-типу можна одержати епітаксіальну плівку з провідністю *p*-типу. Епітаксіальний шар є подовженням основного матеріалу пластини і не має механічних дефектів та напружень. Епітаксіальне нарощування виконують в спеціальній печі за температури близько 1200 °С. Швидкість наростання товщини плівки складає приблизно декілька мікрон за хвилину. Епітаксіальна плівка у швидкодіючих інтегральних мікросхемах має товщину в декілька мікрон.

4) Окислення поверхні пластини. Для створення захисного шару на поверхні кремнієвої пластини при операціях дифузії виконують окислення пластини в атмосфері кисню або водяного пару за температури від 1000 до 1300 °C. Товщина шару окислу досягає одного мікрона.

5) Фотолітографія. На окислену пластину кремнію наноситься світлочутлива емульсія – фоторезист товщиною близько одного мікрона. Одержаний шар фоторезисту засвічують через негатив із зображенням маски. В результаті проявлення у шарі фоторезисту відкриваються «віконця», через які є доступ до кремнієвої пластини. Сумішшю фтористого амонію і плавикової кислоти у «віконцях» стравлюється окисел кремнію, що відкриває доступ до кремнієвої пластини. Процес фотолітографії може відбуватися залежно від складності мікросхеми декілька разів.

6) Дифузія. На цьому етапі виконують формування *p*–*n*-переходів. Дифузію проводять у спеціальних печах за температури близько 1200 °С із застосуванням спеціальних домішок. Для одержання провідності *n*-типу як домішки застосовують фосфор, сурму, миш'як; для одержання провідності *p*-типу – бор, галій, індій.

7) Створення міжелементних з'єднань. Для створення міжелементних з'єднань пластина кремнію зі сформованими елементами (транзистори, діоди, резистори) покривається методом напилювання шару алюмінію товщиною

0,5...2 мікрона, який потім в непотрібних місцях стравлюється через «віконця» в фоторезисті (після остаточної операції фотолітографії). В результаті на поверхні напівпровідника залишається рисунок алюмінієвих з'єднань шириною приблизно 10 мікрон, а також контактні площадки.

8) *Тестування кристалів мікросхем*. На цьому етапі виконується тестування кристалів мікросхем за допомогою багатозондової установки. За результатами вимірів електричних параметрів кристалів визначають непридатні, які помічають фарбою.

9) Розділення пластини на кристали. На напівпровідниковій пластині одночасно виготовляється від декількох сотень до тисяч кристалів інтегральних мікросхем. Перед розділенням на кристали пластина приклеюється до спеціальної плівки, яка зберігає розташування кристалів після розрізання пластини до їх монтажу у корпуси. Розділення пластини на кристали може здійснюватися за допомогою різця (подібно до того, як розрізають скло) або за допомогою лазерного променю. Після розрізання пластини вибраковують кристали, які одержали механічні ушкодження (сколи, тріщини тощо).

10) Вставка кристалу у корпус. Монтаж кристалів на металеву основу здійснюється пайкою. В пластикових корпусах, у яких відсутні металеві пластини, кристали кріплять до несучої рамки легко сплавним склом в атмосфері інертного газу. Потім виконують монтаж вихідних контактних площадок на внутрішні виводи корпусу.

Для надійного захисту від впливу зовнішнього середовища при експлуатації кристали монтуються у корпуса. Найбільшого розповсюдження набули три види конструктивно-технологічного виконання корпусів інтегральних мікросхем.

Металоскляний корпус має металеву кришку і скляну або металеву основу з ізоляцією і кріпленням виводів скляними втулками. Кришка з'єднується з основою зваркою або пайкою.

Металокерамічний корпус має металеву кришку і керамічну основу. Кришка з'єднується з основою заливкою вологостійким компаундом. Керамічний корпус має керамічну кришку і основу.

Пластиковий корпус (найбільш дешевий) має пластмасове тіло, яке одержують за рахунок опресовки кристалу і рамки виводів.

Відповідно до стандарту, що поширюється на інтегральні мікросхеми в корпусах і встановлює їх габаритні та приєднувальні розміри, корпуса мікросхем можуть бути чотирьох типів.

Корпус першого типу (рис. 1.4, *a*) – прямокутний з круглими виводами, перпендикулярними площині основи і розташованими в межах корпусу.

Корпус другого типу (рис. 1.4, б) – прямокутний з прямокутними виводами, які перпендикулярні площині основи і виходять за межі корпуса.

Корпус третього типу (рис. 1.4, в) – круглий з круглими виводами, перпендикулярними площині основи.



Рисунок 1.4 – Типові корпуси мікросхем

Корпус четвертого типу (рис. 1.4, г) – прямокутний з прямокутними виводами, які виходять паралельно площині основи.

Електричне з'єднання корпусу інтегральної мікросхеми із зовнішніми колами здійснюється за допомогою металевих контактних площадок. Шаг виводів корпусів 1-го та 2-го типів становить 2,5 мм, для корпусів 4-го типу – 1,25 мм.

Питання для самоконтролю до розділу 1

1. Що називають інтегральною мікросхемою?

2. Що називають елементом та компонентом інтегральної мікросхеми?

3. Що називають плитою і кристалом інтегральної мікросхеми?

4. Як класифікуються інтегральні мікросхеми за конструктивнотехнологічною ознакою?

5. Яку інтегральну мікросхему називають напівпровідниковою?

6. Що являє собою плівчаста інтегральна мікросхема?

7. Які інтегральні мікросхеми відносяться до тонкоплівчастих, а які до товстоплівчастих?

8. Яким чином одержують гібридні інтегральні мікросхеми?

- 9. Яким чином визначається ступінь інтеграції інтегральної мікросхеми?
- 10. Які розрізняють ступіні інтеграції інтегральних мікросхем?

11. Які інтегральні мікросхеми відносяться до аналогових?

12. Які інтегральні мікросхеми відносяться до цифрових?

13. З яких елементів складається позначення інтегральної мікросхеми?

14. У чому полягає технологічна операція виготовлення монокристалічної заготівлі з кремнію під час виготовлення сучасних інтегральних мікросхем?

15. У чому полягає технологічна операція механічної обробки кремнію під час виготовлення сучасних інтегральних мікросхем?

16. Яким чином реалізується технологічна операція епітаксіального нарощування під час виготовлення сучасних інтегральних мікросхем?

17. Яким чином відбувається процес фотолітографії під час виготовлення сучасних інтегральних мікросхем?

18. Які домішки застосовують під час виготовлення сучасних інтегральних мікросхем на етапі дифузії для одержання провідностей *n*-типу і *p*-типу?

19. Яких типів можуть бути корпуси інтегральних мікросхем за формою і розмірами?

РОЗДІЛ 2

ОПЕРАЦІЙНИЙ ПІДСИЛЮВАЧ

2.1. Загальні відомості про операційний підсилювач

Операційний підсилювач – це підсилювач постійного струму з великим коефіцієнтом підсилення ($K_0 >> 100$). Термін «операційний підсилювач» з'явився в аналоговій обчислювальній техніці, де підсилювач постійного струму застосовувався для моделювання математичних операцій. Поява операційного підсилювача у вигляді інтегральної схеми, що має відносно низьку ціну та високі технічні характеристики, привела до його широкого застосування в схемотехніці.

Графічне зображення операційного підсилювача на принципових електричних схемах наведено на рис. 2.1.



Рисунок 2.1 – Графічне зображення операційного підсилювача: 1 – інвертувальний вхід; 2 – неінвертувальний вхід; 3 – вихід; 4, 5 – входи корекцій; 6, 7 – входи для підключення джерел живлення

Перший вітчизняний інтегральний операційний підсилювач К140УД1 мав модифікації А, Б і В. Операційний підсилювач К140УД1А мав напругу живлення ±6,3 В, а К140УД1Б і К140УД1В мали напругу живлення ±12,6 В. Коефіцієнти підсилення цих операційних підсилювачів, залежно від модифікації і для температури зовнішнього середовища + 25 °C, лежать у діапазоні: А – 500...4500, Б – 1350...12000, В – не менше 8000.

Перші операційні підсилювачі К140УД1, К140УД5, К153УД1 мали трикаскадні структури (вхідний каскад завжди виконується за диференційною схемою), що викликано недосконалою на той час технологією виготовлення n-p-n і p-n-p транзисторів. Для підсилювачів із трикаскадною структурою є необхідність у додаткових елементах для частотної корекції, балансування, захисту за входом та виходом, а також від тригерного режиму. Досягнення в розвитку технологій дали можливість розробки двокаскадних структур, які характеризуються меншими живильними струмами і мають значно більші коефіцієнти підсилення.

Для ілюстрації розглянемо електричну принципову схему двокаскадного операційного підсилювача К146УД6 (рис. 2.2).



Рисунок 2.2 – Електрична принципова схема двокаскадного операційного підсилювача К140УД6

Перший каскад (транзистори VT_1 , VT_4 , VT_{10} , VT_{12}) складається із диференційного повторювача напруги (транзистори VT₁ та VT₁₂), який керує підсилювачем з загальним емітером. Для зменшення вхідних струмів операційного підсилювача на вході застосовано супер-бета транзистори VT1 та VT_{12} . Транзистори VT_4 та VT_{10} забезпечують низьку напругу колектор-емітер вхідних транзисторів, а також близьку до нуля напругу між колектором і базою цих транзисторів. Такий режим необхідний для надійної роботи транзисторів VT₁ та VT₁₂ і зменшення температурного дрейфу зворотних струмів їх колекторних переходів. Генератор стабільного струму, що виконано на транзисторі VT7, задає загальний струм вхідного каскаду, а транзистори VT_2 та VT_{11} керують струмами емітерів вхідних транзисторів VT_1 та VT_{12} , що забезпечує стабілізацію величини вхідних струмів. Для підвищення максимальної диференційної напруги в обох плечах каскаду застосовано транзистори в діодному включенні, які мають високу пробивну напругу. Підвищення вхідного диференційного опору досягається включенням резисторів R_2 та R_7 послідовно з діодами (транзистори VT_3 , VT_9). Для балансування напруги зміщення на виході операційного підсилювача в кола емітерів транзисторів VT_5 , VT_8 включено резистори R_4 та R_9 . Застосування місцевого зворотного зв'язку (резистори R_3 і R_8) підвищує швидкодію і стійкість схеми. Режим за постійним струмом забезпечується стабілізатором на транзисторах VT₁₃ та VT₁₄. Другий каскад операційного підсилювача побудовано за схемою Дарлінгтона (транзистори VT₁₆, VT₁₉). Навантаженням другого каскаду є транзистор VT_{17} , який через транзистори VT_{18} , VT_{20} та VT_{22} забезпечує зсув робочих точок транзисторів вихідного каскаду в режимі В, який визначає коефіцієнт нелінійності вихідної характеристики.

Вихідний каскад побудовано на транзисторах VT_{22} , VT_{26} та VT_{27} . Операційний підсилювач має схему захисту від перевантаження, що виконана на транзисторах VT_{21} , VT_{23} , VT_{24} та VT_{25} . Схема захисту обмежує вихідний струм короткого замикання на рівні ≤ 25 мА. Транзистор VT_{15} захищає вихідний каскад операційного підсилювача від тригерного режиму.

Внутрішня частотна корекція у другому каскаді (конденсатор $C_1 = 30 \, \mathrm{n}\Phi$) зменшує фазовий зсув і забезпечує нахил амплітудної частотної характеристики 20 дБ/дек до частоти одиничного підсилення (1 мГц). Застосування супер-бета транзисторів дає змогу одержати малі величини вхідних струмів ($\leq 30 \, \mathrm{hA}$) і їх високу температурну стабільність.

2.2. Параметри операційного підсилювача

Знання основних параметрів операційного підсилювача надає можливість правильного вибору стратегії при розробці електричних пристроїв. Серед параметрів операційного підсилювача розрізняють такі, що характеризують його властивості в усталеному (статичному) та перехідному (динамічному) режимах.

До основних параметрів, які характеризують операційний підсилювач в *статичному режимі*, відносять:

- величину напруги живлення;

– вихідну характеристику;

- коефіцієнт підсилення;

– напругу зсуву;

– вхідний та вихідний опори;

– вхідний струм;

– різницю вхідних струмів;

- вхідний опір синфазному сигналу;

- коефіцієнт ослаблення синфазного сигналу;

– коефіцієнт впливу нестабільності напруги джерела живлення.

Основними динамічними параметрами операційного підсилювача є:

- частотні характеристики;

– максимальна швидкість наростання вихідної напруги.

Величина напруги живлення. Для живлення операційного підсилювача застосовують дві схеми підключення джерел живлення – симетрична та несиметрична.

Симетрична система живлення є стандартною і складається із двох джерел живлення з однаковими величинами напруг. Схему підключення джерел живлення з напругами $U_{\infty 1}$ і $U_{\infty 2}$ наведено на рис. 2.3. Як видно з цього рисунку, при симетричній системі живлення два джерела постійної напруги з'єднують послідовно. Загальна точка з'єднання ∂V з'єднується з загальною шиною всієї схеми. Відносно точки ∂V подають вхідні сигнали U_1 і U_2 операційного підсилювача DA. Навантаження Z_{μ} підключають до виходу операційного підсилювача і точки з'єднання ∂V .

Як вже зазначалося у першому розділі, величина напруги живлення перших вітчизняних операційних підсилювачів складала ±6,3 В (К140УД1А) і ±12,6 В (К140УД1Б, В).

Згодом було прийнято нову стандартну величину напруги живлення, яка склала $\pm 15~\mathrm{B}\pm 10~\%.$



Рисунок 2.3 – Схема симетричної системи живлення операційного підсилювача

В цілому діапазон живлення напруг складає ±3...±15 В. Нижня межа величин напруг обмежується працездатністю операційного підсилювача, а верхня – робочою напругою транзисторів, на яких його побудовано. При цьому слід пам'ятати, що параметри операційного підсилювача, які надаються в паспортних даних, відповідають стандартній величині напруг живлення. При зміні величин напруг живлення параметри операційного підсилювача теж змінюються.

Перевищення величини гранично-допустимого значення напруг живлення ±18 В може привести до виходу з ладу операційного підсилювача.

В деяких випадках може застосовуватись *несиметрична система живлення* операційного підсилювача, схему якої наведено на рис. 2.4. Така система живлення потребує одного джерела живлення. Таке живлення операційного підсилювача значно погіршує його технічні характеристики. Тому несиметричну систему використовують тоді, коли немає можливості застосувати два джерела напруг.



Рисунок 2.4 – Схема несиметричної системи живлення операційного підсилювача

Вихідна характеристика. При симетричній системі живлення вихідна характеристика операційного підсилювача має вигляд лінії, що проходить через початок координат (рис. 2.5).



Рисунок 2.5 – Вихідна характеристика операційного підсилювача при симетричній системі живлення

В межах $(-U_{gux \max}; +U_{gux \max})$, які при стандартних напругах живлення складають ±15 В, вихідна характеристика має високу лінійність.

За межами лінійної ділянки вихідна характеристика скривляється і обмежується напругою насичення $\pm U_{\mu}$ транзисторів вихідного каскаду операційного підсилювача.

Величина напруги насичення приблизно дорівнює $U_{\mu} \approx 0.9 \cdot U_{\infty}$.

Лінійна частота вихідної характеристики використовується для побудови лінійних схем, а уся – для імпульсних схем.

Залежно від того, на який вхід операційного підсилювача подається вхідний сигнал, вихідна характеристика проходить через 1-й та 3-й квадранти, як це показано на рис. 2.5, або через 2-й та 4-й квадранти.

Коефіцієнт підсилення. Коефіцієнт підсилення K₀ операційного підсилювача визначається для лінійної частини вихідної характеристики за виразом

$$K_0 = \frac{\Delta U_{eux}}{\Delta U_{ex}},\tag{2.1}$$

де $\Delta U_{\rm ex}$ і $\Delta U_{\rm eux}$ – прирости вхідної та вихідної напруг.

Операційні підсилювачі мають коефіцієнт підсилення $K_0 \approx 1 \cdot 10^3 ... 1 \cdot 10^6$. Нижня межа K_0 відповідає застарілим розробкам операційних підсилювачів (К140УД1А, Б), а верхня – сучасним.

Напруга зсуву. На рис. 2.5 наведено ідеалізовану вихідну характеристику операційного підсилювача. У реального операційного підсилювача, як це показано на рис. 2.6, вхідна характеристика має деякий зсув відносно початку координат ($U_{sux} \neq 0$). Зсув може бути як негативним, так і позитивним. Величина такого зсуву визначається напругою зсуву e_{sc} . Під напругою зсуву розуміють таку деформаційну напругу, подача якої на входи операційного підсилювача зміщує реальну вихідну характеристику в початок координат ($U_{sux} = 0$).



Рисунок 2.6 – Вихідна характеристика реального операційного підсилювача

Величина напруги зсуву залежить від типу транзисторів, на яких побудовано вхідний диференційний каскад операційного підсилювача. Так, для операційних підсилювачів з біполярними транзисторами у вхідному колі напруга зсуву складає $e_{3c} = 3...10$ мВ, а для операційних підсилювачів з польовими транзисторами $e_{3c} = 30...100$ мВ.

Вхідний опір. Вхідний опір r_{ex} операційного підсилювача – це опір зі сторони одного з його входів, коли другий вхід з'єднано з загальною шиною 0V. Цей опір часто називають диференційним. Величина вхідного опору у операційних підсилювачів з біполярними транзисторами на вході лежить в межах $r_{ex} = 1 \cdot 10^3 ... 1 \cdot 10^6$ Ом. Операційні підсилювачі з польовими транзисторами на вході мають вхідний опір $r_{ex} \ge 200 \cdot 10^6$ Ом.

Вихідний опір. Вихідний опір $r_{_{BUX}}$ визначає долю втрат вихідної напруги операційного підсилювача у його вихідному каскаді:

$$r_{gux} = \frac{\Delta U_{gux}}{\Delta I_{H}},\tag{2.2}$$

де ΔI_{μ} – приріст струму навантаження.

У більшості операційних підсилювачів вітчизняного і закордонного виробництва вихідний опір не перевищує *r*_{вих} ≤ 200 Ом.

Вхідний струм. Середній вхідний струм I_{ex} – це середньоарифметичне значення струмів інвертувального та неінвертувального входів операційного підсилювача, виміряне для такої вхідної напруги, коли $U_{eux} = 0$.

В операційних підсилювачах з біполярними транзисторами на вході $I_{ex} = (0,01...1) \cdot 10^{-6}$ А. Така величина вхідного струму забезпечується роботою вхідних каскадів операційного підсилювача в режимі малих колекторних струмів. Подальше зменшення вхідного струму досягається за рахунок застосування у вхідних каскадах операційного підсилювача польових транзисторів.

Різниця вхідних струмів. Різниця вхідних струмів ΔI_{ex} – це абсолютна різниця вхідних струмів інвертувального та неінвертувального входів операційного підсилювача, виміряних при $U_{ex} = 0$:

$$\Delta I_{ex} = I_{exi} - I_{exH}, \qquad (2.3)$$

де $I_{_{exi}}$ і $I_{_{exh}}$ – відповідно вхідні струми інвертувального та неінвертувального входів.

Вхідний опір синфазному сигналу. Синфазний сигнал $U_{c\phi}$ визначається напівсумою напруг, що діють на інвертувальному і неінвертувальному входах операційного підсилювача:

$$U_{c\phi} = \frac{U_i + U_{\mu}}{2}.$$
 (2.4)

Вхідний опір синфазному сигналу $r_{c\phi}$ визначається як відношення приросту синфазної напруги до приросту середнього вхідного струму:

$$r_{c\phi} = \frac{\Delta U_{c\phi}}{\Delta I_{ex}}.$$
(2.5)

Коефіцієнт ослаблення синфазного сигналу. Коефіцієнт ослаблення синфазного сигналу $M_{c\phi}$ визначається як відношення коефіцієнта підсилення операційного підсилювача до коефіцієнта передачі синфазного сигналу:

$$M_{c\phi} = \frac{K_0}{K_{c\phi}}.$$
(2.6)

Коефіцієнт передачі синфазного сигналу визначається за виразом

$$K_{c\phi} = \frac{\Delta U_{eux}}{\Delta U_{c\phi}},\tag{2.7}$$

де $\Delta U_{\scriptscriptstyle oux}$ – приріст вихідної напруги під дією $\Delta U_{\scriptscriptstyle c\phi}$.

В операційних підсилювачах коефіцієнт ослаблення синфазного сигналу досягає величин $M_{c\phi} = 60...100$ дБ.

Коефіцієнт впливу нестабільності напруги джерела живлення. Коефіцієнт впливу нестабільності напруги джерела живлення K_{∞} визначає вплив зміни живлячих напруг на величину напруги зміщення:

$$K_{\mathcal{H}} = \frac{\Delta e_{\mathcal{H}}}{\Delta U_{\mathcal{H}}}.$$
(2.8)

Величина коефіцієнта впливу нестабільності досягає $K_{\infty} = 2 \cdot 10^{-5} \dots 2 \cdot 10^{-4}$.

Частотні характеристики. Частотні характеристики визначають залежність коефіцієнта підсилення та фазового зсуву вихідного сигналу операційного підсилювача при зміні частоти вхідного сигналу. Зовнішній вигляд частотних характеристик наведено на рис. 2.7.

Коефіцієнт підсилення операційного підсилювача визначається як добуток коефіцієнтів підсилення його каскадів:

$$K_0(f) = \prod_{i=1}^n K_i(f),$$
 (2.9)

де K_i – коефіцієнт підсилення *i*-го каскаду.



Рисунок 2.7 – Частотні характеристики операційного підсилювача: 1 – амплітудна; 2 – фазова двокаскадного; 3 – фазова трикаскадного

Коефіцієнт підсилення для постійної напруги, як це було показано раніше, досягає величини $K_0 = 1 \cdot 10^6$. З ростом частоти коефіцієнт підсилення знижується. Кожний з каскадів операційного підсилювача являє собою аперіодичну ланку першого порядку зі своєю сталою часу. Результуючий вигляд амплітудної частотної і фазової частотної характеристик залежить від кількості підсилювальних каскадів в операційному підсилювачі.

Для двокаскадного операційного підсилювача ці характеристики на рис. 2.7 позначено суцільними лініями, а для трикаскадного – пунктирними. У двокаскадного операційного підсилювача нахил амплітудної частотної характеристики на частоті зрізу складає «– 2» (– 40 дБ/дек). Максимальна величина фазового зсуву при $f \rightarrow \infty$ досягає значення $\varphi = -180^{\circ}$.

У трикаскадного операційного підсилювача нахил асимптоти амплітудної частотної характеристики дорівнює «– 3» (– 60 дБ/дек), а фазовий зсув на високій частоті $(f \rightarrow \infty)$ прагне $\varphi = -270^{\circ}$. У зв'язку з тим, що на виході операційного підсилювача для роботи зовнішнього кола зворотного зв'язку є запланований перетворювач фази сигналу на мінус 180° – на деякій високій

частоті результуючий фазовий зсув досягає мінус 360°. Якщо на цій частоті добуток коефіцієнтів операційного підсилювача і кола зворотного зв'язку дорівнює одиниці, то це викликає самозбудження схеми.

Для забезпечення стійкості схеми виконують корекцію операційного підсилювача. Корекція здійснюється доповненням операційного підсилювача *RC*-ланками. Залежно від серії операційного підсилювача розрізняють внутрішню і зовнішню корекцію. При *внутрішній корекції* конденсатор входить до складу мікросхеми (наприклад, К140УД6, К140УД8, К544УД1). При *зовнішній корекції* конденсатор або коригуюча *RC*-ланка підключається до зовнішніх виводів інтегральної мікросхеми (наприклад, К544УД2, 153УД1).

У двокаскадних операційних підсилювачах для корекції частотної характеристики застосовується одна корегувальна ланка, а у трикаскадних – дві корегувальні ланки. Під дією корекції нахил асимптоти амплітудної частотної характеристики зменшується до «– 1» (– 20 дБ/дек), що забезпечує достатній запас стійкості. Параметри корегувальних ланок і схеми їх підключення до операційного підсилювача вказуються в паспортних даних.

Максимальна швидкість наростання вихідної напруги. Максимальна швидкість наростання вихідної напруги V визначається при подачі на вхід операційного підсилювача імпульсного сигналу. Швидкість наростання вихідної напруги визначається у В/мкс.

Операційні підсилювачі, які мають внутрішню частотну корекцію, характеризуються низькою швидкістю наростання вихідної напруги. Даний параметр є важливим при побудові на операційному підсилювачі імпульсних схем. Діапазон швидкостей наростання вихідної напруги для різних серій операційних підсилювачів лежить в межах V = 0,5...70 В/мкс.

2.3. Ідеальний операційний підсилювач

З моменту появи і до нашого часу параметри операційних підсилювачів поліпшуються. Це, насамперед, пов'язано з розвитком схемотехніки операційного підсилювача, розвитком напівпровідникових технологій і широтою його застосування як мікроелектронного компонента.

Як показує досвід застосування операційного підсилювача, характеристики побудованих на ньому електронних схем в основному визначаються параметрами зовнішніх елементів. Достатньо високі коефіцієнт підсилення K_0 , вхідний опір r_{ex} та достатньо низький вихідний опір r_{eux} дають змогу прийняти

допущення ідеальності операційного підсилювача. Умова ідеальності операційного підсилювача визначається системою рівнянь:

$$\begin{cases} K_0 = \infty; \\ r_{ex} = \infty; \\ r_{oux} = 0. \end{cases}$$
(2.10)

Допущення ідеальності операційного підсилювача значно спрощує процес проєктування, аналіз та синтез електронних схем з достатньо високою точністю.

Питання для самоконтролю до розділу 2

1. Що представляє собою операційний підсилювач?

2. З яких елементів, як правило, складається принципова схема операційного підсилювача?

3. Якими основними параметрами характеризується операційний підсилювач в статичному, а якими в динамічному режимах?

4. Як характеризуються симетрична та несиметрична схеми підключення джерел живлення для живлення операційного підсилювача?

5. Що представляє собою вихідна характеристика операційного підсилювача?

6. Як можна визначити коефіцієнт підсилення операційного підсилювача?

7. Що розуміють під напругою зсуву операційного підсилювача?

8. Скільки складає величина напруги зсуву для операційних підсилювачів з біполярними та з польовими транзисторами у вхідному колі?

9. В яких межах лежить величина вхідного опору у операційних підсилювачів з біполярними та з польовими транзисторами на вході?

10. Що визначає вихідний опір операційного підсилювача?

11. Скільки становить величина вихідного опору у операційних підсилювачів?

12. Як визначається синфазний сигнал операційного підсилювача?

13. Що визначає коефіцієнт впливу нестабільності напруги джерела живлення?

14. Що визначають частотні характеристики операційного підсилювача?

15. Яким чином здійснюється корекція операційного підсилювача?

16. У чому полягає умова ідеальності операційного підсилювача?

РОЗДІЛ З

МЕТОДИ РОЗРАХУНКУ СХЕМ НА ОПЕРАЦІЙНОМУ ПІДСИЛЮВАЧІ

3.1. Операторний метод

В основу операторного методу покладено неперервне перетворення Лапласа. За Лапласом може бути перетворена неперервна функція, що відповідає умовам:

$$\begin{cases} f(t) = 0, \text{ для } t < 0; \\ f(t) = F(t), \text{ для } t \ge 0. \end{cases}$$
(3.1)

Із умови (3.1) витікає, що неперервному перетворенню за Лапласом може бути піддана функція, що визначена для позитивних значень часу. Перехід від оригіналу f(t) до зображення F(p) здійснюється за виразом

$$F(p) = \int f(t) \cdot e^{-t \cdot p} \cdot dt, \qquad (3.2)$$

де *р* – оператор Лапласа.

До основних теорем перетворення за Лапласом можна віднести такі.

Теорема лінійності. Якщо функція f(t) може бути перетворена за Лапласом і має своїм зображенням F(p), то

$$L\{a \cdot f(t)\} = a \cdot F(p), \qquad (3.3)$$

де *а* – константа.

Перетворення суми функцій. Якщо функції $f_1(t), f_2(t), ..., f_n(t)$ можуть бути перетворені за Лапласом і мають своїм зображенням відповідно $F_1(p), F_2(p), ..., F_n(p)$, то

$$L\{f_1(t) + f_2(t) + \dots + f_n(t)\} = F_1(p) + F_2(p) + \dots + F_n(p).$$
(3.4)

Теорема про інтегрування в області оригінала. Якщо функція в області f(t) і інтеграл від цієї функції $\int f(t) \cdot dt$ можуть бути перетворені за Лапласом, то

$$L\left\{ \int \left[f\left(t\right) + a\left(0\right) \right] \cdot dt \right\} = \frac{F\left(p\right)}{p} + \frac{a(0)}{p},$$
(3.5)

де $F(p) = L\{f(t)\}; a(0) - початкова умова.$

Для нульових початкових умов вираз (3.5) набуває вигляду:

$$L\left\{\int f(t) \cdot dt\right\} = \frac{F(p)}{p}.$$
(3.6)

Теорема про диференціювання в області оригінала. Якщо функція f(t) та її похідна df(t)/dt можуть бути перетворені за Лапласом, то

$$L\left\{\frac{df(t)}{dt}\right\} = p \cdot F(p).$$
(3.7)

Для нульових початкових умов вираз (3.7) набуває вигляду:

$$L\left\{\frac{d^{n}f(t)}{dt^{n}}\right\} = p^{n} \cdot F(p).$$
(3.8)

Теорема запізнення. Якщо функція f(t) має запізнення в часі на величину τ (рис. 3.1),



Рисунок 3.1 – Функція, яка має запізнення

то

$$L\{f(t-\tau)\} = F(p) \cdot e^{-\tau \cdot p}.$$
(3.9)

Теорема розкладу. Якщо перетворення за Лапласом записано у вигляді відношення двох поліномів

$$F(p) = \frac{U(p)}{V(p)},\tag{3.10}$$

у яких m > n, де m і n – порядки поліномів знаменника та чисельника, то оригінал функції F(p) визначається як

$$f(t) = \sum_{i=1}^{m} \frac{U(p_i)}{V'(p_i)} \cdot e^{p_i \cdot t},$$
(3.11)

 $\operatorname{de} V'(p_i) = \frac{dV(p)}{dp}.$

3.2. Метод структурних схем

Аналіз та синтез неперервних схем зручно виконувати з використанням еквівалентних структурних схем. При цьому оперують такими поняттями, як коефіцієнт передачі, перехідна функція, амплітудна частотна характеристика, фазова частотна характеристика та логарифмічна асимптотична амплітудночастотна характеристика. *Комплексний коефіцієнт передачі* визначають як відношення вихідного $U_2(p)$ сигналу до вхідного $U_1(p)$, записаних у формі перетворення за Лапласом:

$$K(p) = \frac{U_2(p)}{U_1(p)}.$$
(3.12)

Перехідна характеристика лінійної ланки – це її реакція на вхідне діяння у вигляді східчастої функції

$$U_1(t) = 1(t).$$
 (3.13)

Якщо операторний коефіцієнт передачі лінійної ланки на операційному підсилювачі являє собою відношення двох поліномів

$$K(p) = \frac{N(p)}{M(p)},\tag{3.14}$$

то для одержання виразів для частотних характеристик спочатку в результаті заміни $p \rightarrow j\omega$ записують частотний коефіцієнт передачі

$$K(j\omega) = \frac{U_2(\omega) + j \cdot V_2(\omega)}{U_3(\omega) + j \cdot V_3(\omega)},$$
(3.15)

а потім із (3.15) одержують вирази для розрахунків амплітудної частотної

$$K(\omega) = \sqrt{\frac{U_2^2(\omega) + V_2^2(\omega)}{U_3^2(\omega) + V_3^2(\omega)}}$$
(3.16)

та фазової частотної характеристики

$$\varphi(\omega) = \operatorname{arctg} \frac{V_2(\omega)}{U_2(\omega)} - \operatorname{arctg} \frac{V_3(\omega)}{U_3(\omega)}.$$
(3.17)

Еквівалентна структурна схема підсилювального каскаду. Для спрощення аналізу та синтезу лінійних електронних пристроїв неперервної дії є ефективним застосування еквівалентної структурної схеми підсилювального каскаду, яку наведено на рис. 3.2.



Рисунок 3.2 – Еквівалентна структурна схема підсилювального каскаду на операційному підсилювачі

Структурна схема має два канали передачі інформації: верхній канал відповідає інвертувальному входу, а нижній канал – неінвертувальному входу операційного підсилювача.

3.3. Метод графів

Направлений сигнальний граф являє собою топологічну модель системи лінійних рівнянь і дає змогу наглядно бачити взаємодію різних елементів цих рівнянь.

Сигнальним графом (рис. 3.3) називають сукупність точок, що мають назву вузлів графа, з'єднаних між собою лініями – гілками графа, які мають визначені напрямки. Напрямки передачі сигналів вказують за допомогою стрілок, які наносять на гілки графа.



Рисунок 3.3 – Сигнальний граф

Кожна гілка графа характеризується коефіцієнтом передачі K_i . Кожна гілка графа передає інформацію від одного вузла до другого зі своїм коефіцієнтом передачі. Так, сигнал у вузлі x_3 (рис. 3.3) визначається як

$$x_3 = x_1 \cdot K_1 + x_4 \cdot K_3. \tag{3.18}$$

Вузол x_1 , з якого тільки витікає сигнал, називають *джерелом*. Сигнал в джерелі є незалежним сигналом. Вузол x_5 , до якого під'єднано тільки гілки, що підводять сигнали, називають *стоком*.

Шляхом графа називають неперервну послідовність гілок, що поєднують джерело зі стоком, і в якій кожний вузол зустрічається лише один раз.

Так, для графа, наведеного на рис. 3.3, шляхом є послідовність гілок з вузлами x_1 , x_3 , x_4 , x_5 або x_1 , x_2 , x_5 .

Передача шляху P визначається як добуток передач його гілок. Так, для графа, що розглядається, є два шляхи з передачами: $P_1 = K_1 \cdot K_2 \cdot K_5$ і $P_2 = K_1 \cdot K_6 \cdot K_4$.

Контуром називають замкнутий шлях, вздовж якого кожний вузол зустрічається тільки один раз.

Передачею контуру L називається добуток передач гілок контуру. На рис. 3.3 є один контур з передачею $L = K_2 \cdot K_3$.

Передача графа визначається за виразом:

$$T = \frac{\sum P_k \cdot \Delta_k}{\Delta},\tag{3.19}$$

де P_k – передача k-го шляху; Δ – визначальник; Δ_k – алгебраїчне доповнення шляху.

Визначальник Δ записують за таким правилом: визначальник дорівнює одиниця мінус сума передач усіх контурів графа плюс сума добутків передач контурів, які не доторкуються по два, мінус сума добутків передач контурів, які не доторкуються по три і т. д.

Алгебраїчне доповнення Δ_k одержують із визначальника Δ , у якому прирівнюють до нуля усі контури, що доторкуються до шляху графа. Згідно із наведеними визначеннями для графа, що наведено на рис. 3.3, одержуємо:

$$T = \frac{K_1 \cdot \left(K_2 \cdot K_5 + K_4 \cdot K_6\right)}{1 - K_2 \cdot K_3}.$$
(3.20)

Як було показано, направлений сигнальний граф визначає зв'язок між декількома величинами, одні з яких виконують функцію причини, а інші є наслідком. Якщо маємо залежність

$$x_2 = K \cdot x_1, \tag{3.21}$$

в якій x₁ – причина, а x₂ – наслідок, то можна записати зворотну залежність

$$x_1 = \frac{1}{K} \cdot x_2, \tag{3.22}$$

в якій функції змінних x₁ і x₂ змінились.

Графи, що відображають залежність (3.21) і (3.22), наведено на рис. 3.4, *a*, *б*.


Рисунок 3.4 – Інверсні графи

З рис. 3.4 видно, що зворотній залежності (3.22) відповідає граф із зворотнім напрямком гілки. Зміну напрямку гілки називають *інверсією*. При інверсії джерело перетворюється в сток і навпаки.

Розглянемо основні правила інверсії графа. Нехай задано граф (рис. 3.5), якому відповідає така система рівнянь:

$$\begin{cases} x_2 = x_1 \cdot K_1 + x_4 \cdot K_2; \\ x_3 = x_2 \cdot K_3. \end{cases}$$
(3.23)



Рисунок 3.5 – Вихідний граф, що описується системою рівнянь (3.23)

Нехай потрібно виконати інверсію шляху x_1 , x_2 , x_3 , тобто зробити вузол x_3 джерелом, а вузол x_1 стоком. Для цього виконаємо перетворення системи рівнянь (3.23) до вигляду:

$$\begin{cases} x_1 = x_2 \cdot \frac{1}{K_1} - x_4 \cdot \frac{K_2}{K_1}; \\ x_2 = x_3 \cdot \frac{1}{K_3}. \end{cases}$$
(3.24)

Згідно з одержаною системою рівнянь (3.24), зберігши розташування вузлів, одержимо новий граф (рис. 3.6).

Проаналізувавши процес переходу від графа, наведеного на рис. 3.5, до графа, наведеного на рис. 3.6, фіксуємо таке:

– при інверсії напрямки гілок, які належать інвертувальному шляху, замінюються на протилежні;

- передачі інвертувальних гілок також змінюються на протилежні;

– разом із вершиною інвертувальної гілки переносяться і кінці інших гілок, що з'єднані з цією вершиною до інверсії;

 передачі перенесених гілок діляться на передачі інвертувальної гілки зі зворотнім знаком.



Рисунок 3.6 – Інверсний граф

Додатково до наведеного слід зауважити:

– інвертувати можна тільки той шлях або гілку, що починаються у джерелі;

– інвертувати можна любий контур графа.

Застосування інверсії в деяких випадках полегшує визначення передачі графа.

3.4. Метод модифікованого *z*-перетворення

Розглянемо імпульсну систему, структурну схему якої наведено на рис. 3.7.

$$\frac{e(t)}{E(p)} \xrightarrow{T} \stackrel{e^{*}(t)}{E^{*}(p)} \xrightarrow{T \cdot G(p)} \stackrel{y(t)}{y(p)}$$

Рисунок 3.7 – Узагальнена структурна схема імпульсної системи

Система складається із ідеального імпульсного елемента, період квантування якого T, і приведеної неперервної частини із передавальною функцією G(p).

Для вхідного сигналу e(t) = 0 при t < 0 на виході імпульсного елемента формується послідовність δ -функції модульованих e(t):

$$e^*(nT) = \sum_{n=0}^{\infty} e(nT)\delta(t-nT).$$
(3.25)

Для функції e(t), що існує при $t \ge 0$, існує дискретне перетворення за Лапласом, яке визначається у такий спосіб:

$$E^*(p) = L\{e^*(t)\} = \frac{1}{2 \cdot j \cdot \pi} \cdot \int_{c-j\infty}^{c+j\infty} E(p) \cdot \frac{dp}{1 - e^{-T \cdot (p-p_i)}}.$$
(3.26)

Якщо неперервне перетворення за Лапласом вхідного сигналу e(t) імпульсного елемента має вигляд

$$E(p) = \frac{A(p)}{B(p)},\tag{3.27}$$

де B(p) має лише прості корені p_i , то інтеграл (3.26) можна подати у вигляді

$$E^{*}(p) = \sum_{i=1}^{n} \frac{A(p_{i})}{B'(p_{i})} \cdot \frac{1}{1 - e^{-T \cdot (p - p_{i})}},$$
(3.28)

де $B'(p_i) = \frac{dB}{dp}\Big|_{p=p_i}$.

Подамо вираз (3.28) у вигляді

$$E^{*}(p) = \sum_{i=1}^{n} \frac{A(p_{i})}{B'(p_{i})} \cdot \frac{1}{1 - e^{-T_{p}} \cdot e^{T_{p_{i}}}}.$$
(3.29)

Із одержаного виразу випливає, що перетворення за Лапласом квантованого імпульсним елементом в часі вхідного сигналу є функцією тільки змінної e^{T_p} , оскільки інші члени являють собою сталі величини.

Якщо у (3.29) ввести змінну $z = e^{Tp}$, то дискретне перетворення вхідного сигналу e(t) стає раціональною функцією від z:

$$E^{*}(z) = \sum_{i=1}^{n} \frac{A(p_{i})}{B'(p_{i})} \cdot \frac{z}{z - e^{Tp_{i}}}.$$
(3.30)

Вираз (3.30) називають *z*-перетворенням функції e(t).

Пряме *z*-перетворення дає змогу одержати інформацію про сигнали в імпульсній системі у тактові моменти часу імпульсного елемента. У ряді випадків необхідно мати інформацію про значення функції y(t) не тільки в тактові моменти імпульсної системи *T*, а і в середині інтервалу дискретності. Для цього є достатнім розгляд у ті самі тактові моменти часу функції $y(t + \varepsilon T)$, зміщену в бік випередження на відносний час ε у середині тактового інтервалу, як це показано на рис. 3.8.



Рисунок 3.8 – Зміщення вихідного сигналу імпульсного елемента

Відповідно до теореми зсуву (3.9) перетворення за Лапласом такої функції визначається як

$$L\{y(t+\varepsilon T)\} = y(p) \cdot e^{\varepsilon T_p}.$$
(3.31)

Якщо y(p) = A(p)/B(p), то *z*-перетворення зміщеної функції (3.31) набуває вигляду

$$y^{*}(z,\varepsilon) = \sum_{i=1}^{n} \frac{A(p_{i})}{B'(p_{i})} \cdot \frac{z \cdot e^{\varepsilon T p_{i}}}{z - e^{T p_{i}}},$$
(3.32)

де $0 \le \varepsilon \le 1$.

Вираз (3.32) визначає модифіковане z-перетворення.

У табл. 3.1 наведено вирази для простого і модифікованого *z*-перетворення елементарних функцій. Для визначення *z*-перетворення більш складних функцій потрібно розкласти складну функцію на суму простих ланок з подальшим застосуванням табл. 3.1.

Таблиця 3.1 – Просте і модифіковане *z*-перетворення елементарних функцій

| G(p) | $G^{*}(z)$ | $G^*(z, arepsilon)$ |
|---------------------------------|--|--|
| $\frac{1}{p}$ | $\frac{z}{z-1}$ | $\frac{z}{z-1}$ |
| $\frac{1}{p+a}$ | $\frac{z}{z-e^{-aT}}$ | $\frac{z \cdot e^{-a \cdot \varepsilon \cdot T}}{z - e^{-aT}}$ |
| $\frac{1}{p^2}$ | $\frac{z \cdot T}{\left(z-1\right)^2}$ | $\frac{z \cdot T}{\left(z-1\right)^2} + \frac{z \cdot \varepsilon \cdot T}{z-1}$ |
| $\frac{1}{\left(p+a\right)^2}$ | $\frac{z \cdot T \cdot e^{-a \cdot T}}{\left(z - e^{-a \cdot T}\right)^2}$ | $z \cdot T \cdot e^{-a \cdot \varepsilon \cdot T} \cdot \left[\frac{\varepsilon}{z - e^{-a \cdot T}} + \right]$ |
| | | $+\frac{e^{-a\cdot T}}{\left(z-e^{-a\cdot T}\right)^2}$ |
| $\frac{1}{(p+a)\cdot(p+b)}$ | $\frac{z}{b-a} \cdot \left(\frac{1}{z-e^{-a \cdot T}} - \frac{1}{z-e^{-b \cdot T}}\right)$ | $\frac{z}{b-a} \cdot \left(\frac{e^{-a \cdot \varepsilon \cdot T}}{z-e^{-a \cdot T}} - \frac{e^{-b \cdot \varepsilon \cdot T}}{z-e^{-b \cdot T}}\right)$ |
| $\frac{p+a_o}{(p+a)\cdot(p+b)}$ | $\frac{z}{b-a} \cdot \left[\frac{a_o - a}{z - e^{-a \cdot T}} - \frac{a_o - b}{z - e^{-b \cdot T}} \right]$ | $\frac{z}{b-a} \cdot \left[\frac{(a_o - a) \cdot e^{-a \cdot \varepsilon \cdot T}}{z - e^{-a \cdot T}} - \right]$ |
| | | $-\frac{\left(a_{o}-b\right)\cdot e^{-b\cdot\varepsilon\cdot T}}{z-e^{-b\cdot T}}\right]$ |
| $\frac{1}{p^2 \cdot (p+a)}$ | $\frac{z}{a} \cdot \left[\frac{1}{a \cdot \left(z - e^{-a \cdot T}\right)} + \right]$ | $\frac{z}{a} \cdot \left[\frac{e^{-a \cdot \varepsilon \cdot T}}{a \cdot \left(z - e^{-a \cdot T} \right)} + \right]$ |
| | $+\frac{T}{\left(z-1\right)^{2}}-\frac{1}{a\cdot\left(z-1\right)}\right]$ | $+\frac{T}{(z-1)^2}-\frac{a\cdot\varepsilon\cdot T-1}{a\cdot(z-1)}$ |

Для модифікованого *z*-перетворення є характерним залежність від двох змінних: комплексної змінної *z* і дійсної змінної *є*.

В інформаційному плані модифіковане *z*-перетворення $y^*(z, \varepsilon)$ не відрізняється від перетворення за Лапласом y(p) неперервної функції y(t), так як дає змогу, змінюючи ε від нуля до одиниці, одержати значення оригіналу в будь-який момент часу. Однак форма подання інформації різна: замість неперервної функції часу y(t), оригінал $y(nT, \varepsilon)$ є дискретною функцією.

У тих випадках, коли сигнал e(t) (рис. 3.7) на вході імпульсного елемента має розриви першого роду в тактові моменти часу (рис. 3.9), застосування модифікованого *z*-перетворення є обов'язковим, навіть тоді, коли не цікавить поведінка вихідного сигналу між тактовими інтервалами.



Рисунок 3.9 – Вхідний сигнал імпульсного елемента

Застосування у такому випадку простого *z*-перетворення дає вірний результат, коли імпульсний елемент реагує на правосторонні значення вхідного сигналу. Так, із порівняння (3.32) і (3.30) слідує, що

$$y^{*}(z) = y^{*}(z,\varepsilon)|_{\varepsilon=0} = y^{*}(z,0),$$
 (3.33)

тобто

$$Z\{y(nT_{+0})\} = y^{*}(z,0).$$
(3.34)

У тих випадках, коли імпульсний елемент реагує на «лівосторонні» значення вхідного сигналу (наприклад, коли розрив є наслідком роботи самого імпульсного елемента), необхідно застосовувати модифіковане *z*-перетворення:

$$Z_{\varepsilon}\left\{e(nT_{-0})\right\} = z^{-1} \cdot e^{*}(z,1).$$
(3.35)

Фізичний сенс (3.35) полягає у тому, що спрямовуючи $\varepsilon \to 1$ одержуємо лівостороннє значення вхідного сигналу імпульсного елемента на наступному (n+1)-му такті. Після домноження на z^{-1} точка відліку зсувається на один такт вліво.

3.5. Імітаційне моделювання

На даний час для моделювання електричних процесів мікроелектронних систем набуло широкого застосування програмне середовище Matlab/Simulink.

Під час моделювання в Simulink мікроелектронна система представляється у вигляді звичайної принципової схеми. Важливою властивістю Simulink є те, що моделювання мікроелектронної системи виконується в реальному масштабі часу. Завдяки цьому та наявності великої бібліотеки блоків елементів, у якій представлено лінійні і нелінійні ланки з різними передавальними функціями, джерела сигналів та контролюючі пристрої, Simulink дає змогу ефективно досліджувати мікроелектронні системи різної складності.

Запуск Simulink виконується кнопкою 🎹 на панелі Matlab (рис. 3.10).



Рисунок 3.10 – Вікно запуску Simulink у середовищі Matlab

Після цього з'являється вікно браузера бібліотек (Simulink Library Browse), що наведено на рис. 3.11.

Щоб розкрити потрібну вітку дерева бібліотеки необхідно лівою кнопкою миші натиснути «+» біля відповідної піктограми або двічі клацнули лівою клавішою миші по піктограмі.

Найбільш популярними блоками в бібліотеці Simulink (рис. 3.11) при моделюванні систем автоматичного регулювання є:

- Continuous (елементи лінійних безперервних систем);
- Discontinuities (нелінійні елементи);
- Discrete (елементи дискретних систем);
- Sources (джерела сигналів);
- Sinks (регістратори).



Рисунок 3.11 – Вікно браузера бібліотек

Для створення нової моделі необхідно на панелі інструментів кнопкою відкрити нове вікно. Вікно, що відкривається, має назву Untitled. У Simulation (рис. 3.12) необхідно задати метод, шаг та час інтегрування. Початок моделювання визначається натисканням кнопки .

| 🛃 Simulation Parameters: untitled1 | | |
|--|--|--|
| Solver Workspace I/O Diagnostics Advanced Real-Time Workshop | | |
| Simulation time Start time: 0.0 Stop time: 1.0 | | |
| Solver options Type: Variable-step ode23tb (stiff/TR-BDF2) | | |
| Max step size: 0.0001 Relative tolerance: 1e-3 | | |
| Min step size: auto Absolute tolerance: auto | | |
| Initial step size: auto | | |
| Output options Refine output Refine factor: 1 | | |
| OK Cancel Help Apply | | |

Рисунок 3.12 – Вікно Untitled

Збереження моделі здійснюється кнопкою ■ або File → Save. У вікні, що відкривається, латиною можна надати назву моделі, наприклад Mod1.

Питання для самоконтролю до розділу 3

1. Що покладено в основу операторного методу розрахунку схем на операційному підсилювачі?

2. Що можна віднести до основних теорем перетворення за Лапласом?

3. Яким чином можна визначити комплексний коефіцієнт передачі?

4. Що називається перехідною характеристикою лінійної ланки?

5. Яким чином можна визначити амплітудну частотну та фазову частотну характеристики лінійної ланки?

6. Що являє собою направлений сигнальний граф?

7. Що називають сигнальним графом?

8. Який вузол сигнального графа називають джерелом, а який стоком?

9. Що називається шляхом сигнального графа?

10. Що являє собою передача шляху сигнального графа?

11. Що називається контуром сигнального графа?

12. Яким чином можна визначити передачу контуру сигнального графа?

13. Що називається інверсією сигнального графа?

14. З яких основних елементів складається узагальнена структурна схема імпульсної системи?

15. Яку інформацію дає змогу одержати пряме *z*-перетворення?

РОЗДІЛ 4

ЛІНІЙНІ СХЕМИ НА ОПЕРАЦІЙНОМУ ПІДСИЛЮВАЧІ

4.1. Інвертувальний підсилювальний каскад

Інвертувальний підсилювач будується з використанням інвертувального входу операційного підсилювача. Електричну схему даного підсилювача з урахуванням еквівалентної схеми операційного підсилювача наведено на рис. 4.1.



Рисунок 4.1 – Електрична схема інвертувального підсилювача

Коефіцієнт передачі наведеної схеми підсилювача визначається системою рівнянь

$$\begin{cases} K_i = \frac{U_2}{U_1}; \\ U_2 = K_0 \cdot U_{ex} - U_{zeux}, \end{cases}$$

$$(4.1)$$

де K_0 – коефіцієнт підсилення операційного підсилювача; U_{ex} – напруга, що діє між входами операційного підсилювача; U_{zeux} – падіння напруги на внутрішньому опорі операційного підсилювача.

Для визначення зв'язку між вхідною напругою U_1 та напругою U_{ax} , що безпосередньо діє між входами операційного підсилювача, розглянемо

еквівалентну схему, що наведено на рис. 4.2. Напругу U_{ex} визначимо за допомогою метода суперпозиції, згідно з яким

$$U_{ex} = U_{ex}' + U_{ex}'', \qquad (4.2)$$

де U'_{ex} – складова вхідної напруги, що визначається дією джерела з напругою U_1 ; U''_{ex} – складова U_{ex} , що визначається дією джерела з напругою U_2 .



Рисунок 4.2 – Еквівалентна схема вхідного кола операційного підсилювача

Згідно з рис. 4.2 одержуємо:

$$U_{ex}' = \frac{Z_{ex} \cdot R_2}{R_1 \cdot (Z_{ex} + R_2) + Z_{ex} \cdot R_2};$$
(4.3)

$$U_{ex}'' = \frac{Z_{ex} \cdot R_1}{R_2 \cdot (Z_{ex} + R_1) + Z_{ex} \cdot R_1}.$$
(4.4)

3 урахуванням (4.3) і (4.4) вираз, що визначає вихідну напругу U_2 підсилювального каскаду, набуває вигляду:

$$U_{2} \cdot \left[1 - R_{0} \cdot \frac{Z_{ex} \cdot R_{1}}{R_{2} \cdot (Z_{ex} + R_{1}) + Z_{ex} \cdot R_{1}}\right] =$$

$$= R_{0} \cdot U_{1} \cdot \frac{Z_{ex} \cdot R_{2}}{R_{1} \cdot (Z_{ex} + R_{2}) + Z_{ex} \cdot R_{2}} - U_{Zeux}.$$
(4.5)

Застосувавши до виразу (4.5) умову ідеального операційного підсилювача та виконавши граничний перехід одержимо:

$$K_i = -\frac{R_2}{R_1}.$$
 (4.6)

Із виразу (4.6) витікає, що коефіцієнт передачі інвертувального підсилювального каскаду на операційному підсилювачі K_i визначається відношенням резистора R_2 зворотного зв'язку і резистора R_1 в прямому каналі.

Для визначення вхідного опору R_{ex} підсилювального каскаду розглянемо електричні процеси, що діють в його вхідному колі. Згідно з (4.1) зв'язок між вхідною напругою U_{ex} та вихідною напругою U_2 для ідеального операційного підсилювача має вигляд $U_2 = K_0 \cdot U_{ex}$.

За умови скінченності величини напруги U_2 при $K_0 \to \infty$ напруга $U_{ex} \to \infty$. Із наведеного витікає, що точка «0» (рис. 4.1), в якій відбувається підсумовування струмів I_1 та I_2 , є еквівалентною до загальної шини 0V. Тобто вхідний струм підсилювального каскаду визначається як

$$I_1 = \frac{U_1}{R_1}.$$
 (4.7)

Із (4.7) слідує, що вхідний опір інвертувального підсилювального каскаду визначає величина опору вхідного резистора:

$$R_{ax} = R_1. \tag{4.8}$$

В реальних схемах величина опору резистора R_1 лежить в межах від декількох кілоом до декількох сотень кілоом. Нижня величина межі обмежується величиною внутрішнього опору джерела вхідної напруги U_1 . Так, наприклад, коли вхідна напруга U_1 є вихідною напругою попереднього каскаду, побудованого на операційному підсилювачі, то $R_1 \ge 2$ кОм. Верхня величина межі опору R_1 обмежується величиною вхідного струму I_{ex} операційного підсилювача.

Вхідний струм, протікаючи через паралельно з'єднані резистори R_1 і R_2 , створює на них падіння напруги, яка прикладається до інвертувального входу операційного підсилювача. Під дією цієї напруги відбувається додатковий зсув вихідної характеристики $U_2 = f(U_1)$ підсилювача відносно початку координат. Для усунення цього явища між неінвертувальним входом операційного

підсилювача і загальною шиною ∂V включають резистор R_3 (рис. 4.1). Величина цього резистора розраховується за виразом

$$R_3 = \frac{R_1 \cdot R_2}{R_1 + R_2}.$$
 (4.9)

При рівності вхідних струмів інвертувального та неінвертувального входів операційного підсилювача падіння напруг на паралельному з'єднанні резисторів R_1 , R_2 та резистора R_3 рівні між собою, але мають різні знаки. В результаті цього відбувається компенсація складової вхідного сигналу U_{ex} , яка викликана протіканням вхідних струмів. Особливо дієвим цей захід є у схемах, що побудовано на операційних підсилювачах з біполярними транзисторами на вході. Застосування виразу (4.6) при проєктуванні мікроелектронних пристроїв на реальних операційних підсилювачах викликає деяку похибку. Для визначення цієї похибки розглянемо вираз (4.5) при $Z_{ex} \to \infty$:

$$U_2 \cdot \left(1 - K_0 \cdot \frac{R_1}{R_2}\right) = K_0 \cdot U_1. \tag{4.10}$$

Із (4.7) одержуємо

$$U_{2}' = U_{1} \cdot \frac{K_{0} \cdot R_{2}}{R_{2} - K_{0} \cdot R_{1}}.$$
(4.11)

В свою чергу, із застосуванням виразу (4.6), отримуємо

$$U_2'' = -U_1 \cdot \frac{R_2}{R_1}.$$
 (4.12)

Тоді величина відносної похибки

$$\delta_{K_0} = \frac{U_2'' - U_2'}{U_2'} = \frac{K_i}{K_0} \cdot 100 \ \%, \tag{4.13}$$

 $\exists e \ K_i = -\frac{R_2}{R_1}.$

Із (4.13) витікає, що для підсилювального каскаду, у якого $K_i = 100$, побудованого на операційному підсилювачі з $K_0 = 10 \cdot 10^3$, величина відносної похибки $\delta_{K_0} = 0,01$ %. Тобто величина похибки від ідеалізації операційного підсилювача менша похибки, яку дають відхилення реальних величин опорів резисторів R_1 і R_2 від вказаних в їх маркуванні.

4.2. Неінвертувальний підсилювальний каскад

Неінвертувальний підсилювальний каскад будують з використанням неінвертувального входу операційного підсилювача. Електричну схему такого підсилювача з використанням еквівалентної схеми операційного підсилювача наведено на рис. 4.3.



Рисунок 4.3 – Електрична схема неінвертувального підсилювального каскаду

Коефіцієнт передачі наведеної на рис. 4.3 схеми в загальному випадку визначається рівняннями (4.1).

Для визначення вхідної напруги U_{ex} розглянемо еквівалентну схему, що наведено на рис. 4.4.

Застосувавши метод суперпозиції за аналогією, як це було зроблено при розгляді інвертувального підсилювального каскаду, одержимо

$$U_{ex} = U_1 \cdot \left[\frac{R_1 \cdot R_2}{Z_{ex} \cdot (R_1 + R_2) + R_1 \cdot R_2} + 1 \right] - U_2 \cdot \frac{Z_{ex} \cdot R_1}{R_2 \cdot (Z_{ex} + R_1) + Z_{ex} \cdot R_1}.$$
 (4.14)



Рисунок 4.4 – Еквівалента схема вхідного кола неінвертувального каскаду

Підставивши (4.14) в (4.1) і виконавши приведення одержимо рівняння:

$$U_{2} \cdot \left[1 + K_{0} \cdot \frac{Z_{ex} \cdot R_{1}}{R_{2} \cdot (Z_{ex} + R_{1}) + Z_{ex} \cdot R_{1}}\right] = K_{0} \cdot U_{1} \cdot \left[\frac{R_{1} \cdot R_{2}}{Z_{ex} \cdot (R_{1} + R_{2}) + R_{1} \cdot R_{2}} + 1\right].$$
 (4.15)

Застосувавши до рівняння (4.15) умови ідеальності операційного підсилювача і виконавши граничний перехід, одержимо:

$$U_2 \cdot \frac{R_1}{R_1 + R_2} = U_1. \tag{4.16}$$

Підставивши (4.16) в (4.1) одержимо вираз для коефіцієнта передачі неінвертувального підсилювального каскаду:

$$K_{_{H}} = \frac{R_2}{R_1} + 1. \tag{4.17}$$

Вираз (4.17) вказує на те, що неінвертувальний підсилювач має коефіцієнт передачі на одиницю більший за модуль коефіцієнта передачі інвертувального підсилювача:

$$K_{\mu} = K_i + 1. \tag{4.18}$$

Цю особливість, як буде показано далі, використовують при побудові на операційному підсилювачі функціональних перетворювачів різноманітного призначення. Для визначення вхідного опору неінвертувального підсилювального каскаду розглянемо його вхідне коло (рис. 4.3). Точка «0», як і

у інвертувального підсилювача, є еквіпотенціальною з загальною шиною 0V. Завдяки цьому вхідний струм I_{ex} від джерела U_1 протікає через резистор Z_{ex} , а якщо в наявності є резистор R_3 , то через їх підсилювальне з'єднання.

В силу того, що $Z_{ex} >> R_3$, отримуємо, що вхідний опір неінвертувального підсилювального каскаду визначається вхідним опором операційного підсилювача:

Порівняння виразів (4.9) і (4.19) свідчить про те, що вхідний опір неінвертувального підсилювального каскаду значно більший за вхідний опір інвертувального каскаду. Цю властивість неінвертувального каскаду використовують при підсиленні електричних сигналів, що формуються джерелом U_1 з високим вихідним опором.

4.3. Узагальнена структурна схема підсилювального каскаду на операційному підсилювачі

Одержані у підрозділах 4.1 та 4.2 вирази для коефіцієнтів підсилення інвертувального і неінвертувального підсилювачів дають змогу скласти узагальнену його структурну схему. Дану структурну схему наведено на рис. 4.5.

Структурна схема має два канали передачі інформації.

Верхній канал з коефіцієнтом передачі $K_i(p)$ є відповідним до передачі інформації через інвертувальний вхід операційного підсилювача.

Нижній канал з коефіцієнтом передачі $K_{\mu}(p)$ є відповідним до передачі інформації через неінвертувальний вхід операційного підсилювача.

Наведена структурна схема є корисною при аналізі та синтезі електронних схем на операційному підсилювачі.



Рисунок 4.5 – Узагальнена структурна схема підсилювального каскаду

Коефіцієнти передачі $K_i(p)$ і $K_\mu(p)$ визначаються відповідно до виразів (4.6) та (4.17), в яких опори вхідного кола і кола зворотного зв'язку у загальному випадку записують в операторній формі. На рис. 4.6 наведено направлений сигнальний граф лінійного каскаду на операційному підсилювачі.



Рисунок 4.6 – Направлений сигнальний граф лінійного каскаду на операційному підсилювачі

Прийняті на графі позначення відповідають структурній схемі, що наведено на рис. 4.5.

4.4. Інвертувальний підсилювач напруги

Електричну схему інвертувального підсилювача наведено на рис. 4.7.



Рисунок 4.7 – Електрична схема інвертувального підсилювача

Як було показано у підрозділі 4.1, коефіцієнт передачі такого підсилювача визначається як

$$K_i = -\frac{R_3}{R_1}.$$
 (4.20)

Вхідний опір підсилювача залежить від величини опору резистора R₁.

Приклад розрахунку. Як приклад виконаємо розрахунок підсилювача з такими параметрами: $K_i = 10 \pm 10$ %; $R_{ex} \ge 20$ кОм; напруга живлення складає ± 15 В. Для побудови схеми підсилювача вибираємо операційний підсилювач К140УД6. Згідно з вимогами до вхідного опору підсилювача вибираємо величину опору резистора $R_1 = 20$ кОм. Тоді, згідно з заданою величиною коефіцієнта підсилення, розраховуємо за виразом (4.20) величину опору резистора R_3 :

$$R_3 = K_i \cdot R_1 = 10 \cdot 20 = 200$$
 кОм.

Далі за виразом (4.9) розраховуємо величину резистора R_2 :

$$R_2 = \frac{20 \cdot 200}{20 + 200} = 18 \text{ kOm}.$$

Для вибору резисторів R_1 та R_3 розрахуємо їх потужність. Найбільша величина напруги, що може бути сформована на виході операційного підсилювача для заданих величин напруг джерел живлення, дорівнює $U_2 = 14$ В. Вся ця напруга прикладається до резистора R_3 . Струм, що при цьому протікає через резистор, дорівнює:

$$I_{R_3} = \frac{U_2}{R_3} = \frac{14}{200 \cdot 10^3} = 7 \cdot 10^{-5} \text{ A.}$$

Потужність, що виділяється в резисторі R_3 , дорівнює:

$$P_{R_3} = I_{R_3} \cdot U_2 = 7 \cdot 10^{-5} \cdot 14 = 98 \cdot 10^{-5} \text{ Bt.}$$

Згідно з отриманим значенням P_{R_3} вибирають резистор, потужність якого становить 0,125 Вт. Аналогічно розраховують потужність резистора R_1 . В силу того, що через резистор R_2 протікає струм значно менший за струм резисторів R_1 і R_3 , його потужність можна вибирати такою, як і у резисторів R_1 та R_3 .

Вибір точності величин опорів резисторів *R*₁ та *R*₃ виконують відповідно до заданої величини відхилень коефіцієнта підсилення.

За результатами розрахунків вибирають такі резистори:

 $R_1 - M$ ЛТ-0,125 – 20 кОм ±5 %;

 $R_2 - M$ ЛТ-0,125 – 18 кОм ±5 %;

 $R_3 - M$ ЛТ-0,125 – 200 кОм ±5 %.

При виборі величин резисторів R_1 та R_3 слід пам'ятати, що надто великі величини збільшують зсув вихідної характеристики підсилювача. Для реалізації великих коефіцієнтів підсилення ($K \ge 10$) більш раціональним є застосування багатокаскадного підсилювача, що покращує його характеристики.

На рис. 4.8 наведено імітаційну модель інвертувального підсилювача напруги, реалізованого на операційному підсилювачі *DA*, імітаційну модель якого представлено на рис. 4.9.



Рисунок 4.8 – Імітаційна модель інвертувального підсилювача напруги



Рисунок 4.9 – Імітаційна модель операційного підсилювача

Часові діаграми сигналів інвертувального підсилювача напруги наведено на рис. 4.10.



Рисунок 4.10 – Часові діаграми сигналів інвертувального підсилювача напруги

В моделі (рис. 4.9) величина коефіцієнта *К* вибирається відповідно до величини власного коефіцієнта підсилення операційного підсилювача K_0 , що визначається за виразом (2.1). Ця модель операційного підсилювача застосовується для дослідження електронних схем неперервної дії.

4.5. Неінвертувальний підсилювач напруги

Електричну схему неінвертувального підсилювача напруги наведено на рис. 4.11.

Згідно (4.17) коефіцієнт підсилення даного підсилювача визначається за виразом:

$$K_{_{H}} = \frac{R_{_{2}}}{R_{_{1}}} + 1. \tag{4.21}$$

Вхідний опір підсилювача визначається вхідним опором операційного підсилювача. Із-за високого вхідного опору такі підсилювачі часто

використовують для підсилення сигналу, що формується джерелом з високим вихідним опором.



Рисунок 4.11 – Електрична схема неінвертувального підсилювача напруги

На рис. 4.12 наведено іншу схему неінвертувального підсилювача, коефіцієнт підсилення якої дорівнює $K_{\mu} = 1$. Величини резисторів R_1 та R_2 вибирають із умови $R_1 = R_2$.

Резистор *R*₁ разом з «паразитним» конденсатором *C*, що утворений ємністю монтажу, підвищує завадостійкість схеми.

Такий неінвертувальний підсилювач застосовують як буферний каскад для узгодження високоомного вхідного джерела U_1 з низькоомним навантаженням.

Як великоомні джерела вхідного сигналу можуть бути різноманітні датчики температури, положення, переміщення, механічних напружень тощо.



Рисунок 4.12 – Схема неінвертувального підсилювача напруги

На рис. 4.13 наведено імітаційну модель неінвертувального підсилювача напруги.



Рисунок 4.13 – Імітаційна модель неінвертувального підсилювача напруги

Часові діаграми сигналів неінвертувального підсилювача напруги наведено на рис. 4.14.



Рисунок 4.14 – Часові діаграми сигналів неінвертувального підсилювача напруги

Імітаційна модель неінвертувального підсилювача має такі параметри: вхідна напруга $U_{ex} = 1$ В; $R_1 = 10$ кОм; $R_2 = 100$ кОм. Співвідношення вхідного та вихідного сигналів відповідає виразу (4.21).

4.6. Диференційний підсилювач

Для побудови диференційного підсилювача використовують обидва входи операційного підсилювача (рис. 4.15). Аналіз електричних процесів, що протікають в підсилювачі, зручно виконувати з використанням узагальненої структурної схеми підсилювального каскаду (рис. 4.5).



Рисунок 4.15 – Схема диференційного підсилювача

Узагальнену структурну схему диференційного підсилювача наведено на рис. 4.16.



Рисунок 4.16 – Узагальнена структурна схема диференційного підсилювача

Згідно з наведеною на рис. 4.16 структурною схемою зв'язок між вхідними і вихідним сигналами диференційного підсилювача має вигляд:

$$U_{3} = U_{2} \cdot \frac{R_{3}}{R_{2} + R_{3}} \cdot \left(\frac{R_{4}}{R_{1}} + 1\right) - U_{1} \cdot \frac{R_{4}}{R_{1}}.$$
(4.22)

За умови рівності між собою величин опорів всіх резисторів схеми $R_1 = R_2 = R_3 = R_4$ вираз (4.22) набуває вигляду:

$$U_3 = U_2 - U_1. \tag{4.23}$$

Диференційний підсилювач застосовується для побудови різноманітних вимірювальних пристроїв.

4.7. Суматор на операційному підсилювачі

Схему суматора застосовують для визначення алгебраїчної суми декількох сигналів. На рис. 4.17 наведено схему суматора, побудованого на операційному підсилювачі з використанням інвертувального входу.



Рисунок 4.17 – Схема суматора, побудованого на операційному підсилювачі з використанням інвертувального входу

Вихідний сигнал схеми визначається за виразом

$$U_{\text{eux}} = \sum_{i=1}^{n} U_i \cdot K_i, \qquad (4.24)$$

де K_i – коефіцієнт передачі суматора для i -го вхідного сигналу.

$$K_i = -\frac{R_{n+1}}{R_i}.$$
 (4.25)

Наприклад, $U_1 = -1$ В, $U_2 = 3$ В, $R_1 = 10$ кОм, $R_2 = 20$ кОм, $R_{n+1} = 100$ кОм. За допомогою виразу (4.25) визначаємо

$$U_{_{GUX}} = -\left(-1 \cdot \frac{100}{10} + 3 \cdot \frac{100}{20}\right) = -5 \text{ B.}$$
(4.26)

Схему суматора, побудованого з використанням неінвертувального входу операційного підсилювача, наведено на рис. 4.18.



Рисунок 4.18 – Схема суматора, побудованого на операційному підсилювачі з використанням неінвертувального входу

Структурну схему суматору наведено на рис. 4.19.



Рисунок 4.19 – Структурна схема суматора

Зі структурної схеми одержуємо зв'язок між вхідними і вихідними сигналами:

$$U_{3} = \left(U_{1} \cdot \frac{R_{3}}{R_{1} + R_{2}} + U_{2} \cdot \frac{R_{2}}{R_{1} + R_{2}}\right) \cdot \left(\frac{R_{4}}{R_{1}} + 1\right).$$
(4.27)

За умови рівності між собою опорів всіх резисторів схеми $(R_1 = R_2 = R_3 = R_4)$ вираз (4.27) набуває вигляду

$$U_3 = U_1 + U_2. \tag{4.28}$$

Точність практичної реалізації виразів (4.24) та (4.28) в основному залежить від точності номіналів резисторів та напруги зсуву вихідної характеристики операційного підсилювача. При необхідності компенсацію напруги зсуву здійснюють застосуванням в операційному підсилювачі схеми установки «нуля».

4.8. Регулювання коефіцієнта підсилення

Необхідність регулювання величини коефіцієнта підсилення виникає у двох випадках.

Перший із них – це коли треба мати підсилювач з регульованим у широких межах коефіцієнтом підсилення.

Другий – коли необхідно виконувати підстроювання коефіцієнта підсилення в малому діапазоні.

Аналіз виразу (4.6) для коефіцієнта передачі інвертувального підсилювача вказує на два методи його регулювання.

На рис. 4.20 наведено схему підсилювача, у якого регульований резистор встановлено в колі від'ємного зворотного зв'язку.



Рисунок 4.20 – Регулювання коефіцієнта підсиленням зміною опору кола зворотного зв'язку

Згідно з виразом (4.6) регулювальна характеристика $K = f(R_3)$ є лінійною, її наведено на рис. 4.21. Недоліком даної схеми є те, що при зміні в процесі регулювання коефіцієнта підсилення величини опору резистора R_3 порушується умова (4.9) вибору величини резистора R_2 . Як результат, величина зсуву вихідної характеристики підсилювача є змінною.



Рисунок 4.21 – Регулювальна характеристика коефіцієнта підсилення при зміні опора кола зворотного зв'язку

Схему підсилювача, у якого регульованим є вхідний резистор R_1 , наведено на рис. 4.22.



Рисунок 4.22 – Регулювання коефіцієнта підсилення зміною опору вхідного кола

Згідно з виразом (4.6) регулювальна характеристика, яку наведено на рис. 4.23, є зворотно пропорційною.

Як недоліки даного методу регулювання коефіцієнта підсилення слід зазначити таке:

- нелінійність регулювальної характеристики;

– зміна вхідного опору підсилювача в процесі регулювання опору резистора *R*₁;

– вплив зміни величини опору резистора R_1 на умови вибору величини опору резистора R_2 .



Рисунок 4.23 – Регулювальна характеристика при зміні опору вхідного кола

Розглянуті методи є більш придатними не для регулювання коефіцієнта підсилення в широкому діапазоні, а для його приведення до необхідної величини.

На рис. 4.24 наведено схему підсилювача з широким діапазоном регулювання коефіцієнта підсилення.



Рисунок 4.24 – Регулювання коефіцієнта підсилення зміною опору вихідного кола

Ця схема має ряд переваг над попередніми. Як видно зі схеми, сигнал зворотного зв'язку береться не з виходу операційного підсилювача, а знімається з повзунка резистора R_4 . Величина опору резистора є значно меншою опору

резистора R_3 . В той же час мінімальна величина опору резистора R_4 не повинна бути менше гранично допустимої величини опору навантаження операційного підсилювача ($R_4 \ge 2$ кОм).

Повзунок резистора R_4 (рис. 4.24) розбиває його на дві частини. Позначимо опір верхньої частини R'_4 , а нижньої – R''_4 .

Напруга, що знімається з повзунка резистора R_4 , дорівнює

$$U_2' = U_2 \cdot \frac{R_4''}{R_4}.$$
 (4.29)

Напруга U'_2 формує струм у колі зворотного зв'язку. Величина цього струму

$$I_2 = \frac{U_2}{R_3} \cdot \frac{R_4''}{R_4}.$$
 (4.30)

Під дією вхідного сигналу у вхідному колі підсилювача формується вхідний струм, величина якого

$$I_1 = \frac{U_1}{R_1}.$$
 (4.31)

Прирівнявши вирази (4.30) і (4.31) з урахуванням напрямків протікання струмів і виконавши перетворення одержимо вираз для коефіцієнта підсилення:

$$K = -\frac{R_3}{R_1} \cdot \frac{R_4}{R_4''}.$$
 (4.32)

При $R_1 = R_3$ коефіцієнт підсилення визначається як

$$K = -\frac{R_4}{R_4''}.$$
 (4.33)

Регулювальну характеристику підсилювача наведено на рис. 4.25. В силу того, що величина опору резистора R_4 значно менша від опору резистора R_3 , то

її зміна в процесі регулювання коефіцієнта підсилення мало впливає на зсув вихідної характеристики підсилювача.



Рисунок 4.25 – Регулювальна характеристика підсилювача при регулюванні коефіцієнта підсилення зміною опору вихідного кола

Позитивним є і те, що регульований резистор R_4 одним зі своїх виводів підключено до загальної шини OV. Це полегшує регулювання коефіцієнта підсилення за допомогою спеціальної автоматичної системи.

4.9. Збільшення потужності операційного підсилювача

У більшості серій операційних підсилювачів струм навантаження не перевищує 5 мА. У деяких випадках застосування операційного підсилювача такий струм є недостатнім. Для підсилення вихідної потужності операційного підсилювача використовують транзисторні каскади.

Базовою схемою підсилювача потужності для операційного підсилювача є двотактний емітерний повторювач, схему якого наведено на рис. 4.26.



Рисунок 4.26 – Інвертувальний підсилювач з підсилювачем потужності

Для побудови підсилювача потужності використовують транзистори *p*–*n*–*p* та *n*–*p*–*n* провідності з близькими параметрами. Найбільш придатними для цього є комплементарні пари транзисторів, такі як КТЗ15Г та КТЗ61Г, КТЗ102 та КТЗ107.

На рис. 4.27 показано часові діаграми роботи наведеної на рис. 4.26 схеми.

При дії на вході вихідного каскаду негативної напівхвилі сигналу U_2 вихідну напругу U_3 формує транзистор VT_2 . При дії позитивної напівхвилі сигналу U_2 в провідному стані перебуває транзистор VT_1 .



Рисунок 4.27 – Часові діаграми сигналів схеми з підсилювачем потужності

На рис. 4.28 наведено вхідну вольт-амперну характеристику двотактного повторювача. Нелінійність вхідної вольт-амперної характеристики двотактного емітерного повторювача викликає нелінійні спотворення вихідного сигналу. Особливо великі спотворення у вигляді сходинки спостерігаються в зоні малих вхідних сигналів (перехід через нуль). В силу того, що коефіцієнт передачі емітерного повторювача за напругою менший одиниці, загальний коефіцієнт підсилення всього підсилювача дорівнює:

$$K = -(0,9...0,95) \cdot \frac{R_3}{R_1}.$$
(4.34)



Рисунок 4.28 – Вхідна вольт-амперна характеристика двотактного повторювача

Коефіцієнт підсилення за струмом залежить від величини коефіцієнта підсилення транзисторів:

$$\beta = \frac{I_{\kappa}}{I_{\delta}},\tag{4.35}$$

де I_{κ} – струм колектора; I_{δ} – струм бази.

Форма вихідного сигналу значно покращується при включенні вихідного каскаду в коло зворотного зв'язку операційного підсилювача, як це показано на рис. 4.29.



Рисунок 4.29 – Підсилювач з загальним колом зворотного зв'язку

Дія зворотного зв'язку компенсує і зниження коефіцієнта підсилення:

$$K = -\frac{R_3}{R_1}.$$
 (4.36)

При використанні для побудови емітерного повторювача комплементарних транзисторів КТЗ15Г та КТЗ61Г, КТЗ102 та КТЗ107 можна практично одержати вихідний струм $I_{\mu} = (50...100) \cdot 10^{-3}$ А. Подальше підвищення вихідної потужності може бути досягнуто послідовним з'єднанням додаткового аналогічного емітерного повторювача, побудованого на більш потужних комплементарних транзисторах, наприклад, КТ978 та КТ972.

4.10. Фільтри на операційному підсилювачі

Застосування операційних підсилювачів дає змогу реалізувати різні види фільтрів у вигляді *RC*-пристроїв з високим вхідним і низьким вихідним опорами. Найбільш розповсюдженими в системах керування електричним транспортом, системах електропостачання та залізничного транспорту є фільтри першого і другого порядків. Передавальна функція узагальненого фільтра має вигляд:

$$H(p) = \frac{a_0 \cdot p^2 + a_1 \cdot p + a_2}{b_0 \cdot p^2 + b_1 \cdot p + b_2},$$
(4.37)

де a_0 , a_1 , a_2 та b_0 , b_1 , b_2 – коефіцієнти поліномів чисельника і знаменника.

Залежно від параметрів узагальненої передавальної функції (4.37) одержують різні види фільтрів.

При $a_0 = a_1 = b_0 = 0$ одержуємо передавальну функцію фільтра нижчих частот першого порядку:

$$H_{_{H^{\prime}}}(p) = \frac{a_2}{b_1 \cdot p + b_2}.$$
(4.38)

При $a_0 = a_2 = b_0 = 0$ одержуємо передавальну функцію фільтра вищих частот першого порядку:

$$H_{_{g_{Y}}}\left(p\right) = \frac{a_1 \cdot p}{b_1 \cdot p + b_2}.\tag{4.39}$$

При $a_0 = a_1 = 0$ одержуємо передавальну функцію фільтра нижчих частот другого порядку:

$$H_{_{H^{\prime}}}(p) = \frac{a_2}{b_0 \cdot p^2 + b_1 \cdot p + b_2}.$$
(4.40)

При $a_0 = a_2 = 0$ одержуємо передавальну функцію смугового фільтра другого порядку:

$$H_{c}(p) = \frac{a_{1} \cdot p}{b_{0} \cdot p^{2} + b_{1} \cdot p + b_{2}}.$$
(4.41)

Фільтр нижчих частот. Принципову електричну схему фільтра нижчих частот, побудованого на операційному підсилювачі, наведено на рис. 4.30.



Рисунок 4.30 – Принципова електрична схема фільтра нижчих частот

Передавальна функція фільтра нижчих частот визначається як

$$H_{_{H_{4}}}(p) = -\frac{Z_{2}(p)}{Z_{1}(p)}, \qquad (4.42)$$

де $Z_1(p)$ і $Z_2(p)$ – опори вхідного кола і кола зворотного зв'язку відповідно. Згідно з рис. 4.30 одержуємо:

$$Z_1(p) = R_1; \tag{4.43}$$

$$Z_2(p) = \frac{R_3}{R_3 \cdot Cp + 1}.$$
 (4.44)

Підставивши вирази (4.43) та (4.44) в (4.42), одержимо

$$H_{_{H^{q}}}\left(p\right) = -\frac{K}{Tp+1},\tag{4.45}$$

де К – коефіцієнт підсилення; Т – стала часу.

$$K = \frac{R_3}{R_1};$$
 (4.46)

$$T = R_3 \cdot C. \tag{4.47}$$

Згідно з (3.16) та (3.17) амплітудна частотна і фазова частотна характеристики фільтра описуються виразами

$$K_{_{H^{_{H}}}}(f) = \frac{K}{\sqrt{1 + \frac{f^2}{f_0^2}}};$$
(4.48)

$$\varphi(f) = -\operatorname{arctg} \frac{f}{f_0},\tag{4.49}$$

де f – частота вхідного сигналу; f_0 – спрягаюча частота фільтра.

$$f_0 = \frac{1}{2 \cdot \pi \cdot T}.\tag{4.50}$$

Графіки частотних характеристик фільтра нижчих частот наведено на рис. 4.31. Гранична частота смуги пропускання при спаді коефіцієнта передачі $K_{_{HY}}$ на 3 дБ складає:

$$f_{zuv} = \frac{1}{2 \cdot \pi \cdot T}.$$

$$(4.51)$$

$$K_{uv}, \partial F$$

$$(4.51)$$

$$K(t)$$

$$-20 \partial F / \partial e \kappa$$

$$f_{zuv}$$

$$f_{zuv}$$

$$\varphi(t)$$

$$\varphi(t)$$

Рисунок 4.31 – Частотні характеристики фільтра нижчих частот

Приклад розрахунку. Як приклад виконаємо розрахунок фільтра нижчих частот з такими параметрами:

– коефіцієнт передачі в смузі пропускання K = 1;

– гранична частота смуги пропускання $f_{p} = 1000$ Гц;

– вхідний опір фільтра $R_{ex} \ge 20$ кОм.

При розрахунках параметрів елементів фільтра використовуємо схему, яку наведено на рис. 4.30.

Згідно з вимогами до вхідного опору і смуги пропускання вибираємо операційний підсилювач К140УД6.

За виразом (4.8) вибираємо величину вхідного резистора:

$$R_1 = R_{ex} = 20$$
 кОм.

За виразом (4.6) розраховуємо величину резистора R_3 :

$$R_3 = K \cdot R_1 = 1 \cdot 20 = 20$$
 кОм.
3 виразу (4.51) визначаємо сталу часу фільтра:

$$T = \frac{1}{2 \cdot \pi \cdot f_{e}} = \frac{1}{2 \cdot \pi \cdot 1000} = 1,59 \cdot 10^{-4} \text{ c.}$$

Розраховуємо величину ємності конденсатора:

$$C = \frac{T}{R_3} = \frac{1,59 \cdot 10^{-4}}{20 \cdot 10^3} = 7,95 \cdot 10^{-9} \Phi.$$

За результатами розрахунків вибираємо типи резисторів і конденсаторів.

На рис. 4.32 наведено імітаційну модель фільтра, яку побудовано в середовищі Matlab/Simulink. Імітаційну модель операційного підсилювача *DA* наведено на рис. 4.9.

За допомогою цієї моделі можна виконати експериментальні дослідження спроєктованого фільтра.



Рисунок 4.32 – Імітаційна модель фільтра нижчих частот

Часові діаграми електричних процесів, що протікають у фільтрі нижчих частот, наведено на рис. 4.33.



Рисунок 4.33 – Осцилограми сигналів фільтра нижчих частот

Фільтр вищих частот. Фільтр вищих частот застосовується для пропускання високочастотних складових полігармонічного сигналу і придушення низькочастотних. Принципову електричну схему фільтра вищих частот, побудованого на операційному підсилювачі, наведено на рис. 4.34.



Рисунок 4.34 – Принципова електрична схема фільтра вищих частот

За аналогією з фільтром нижчих частот за допомогою виразу (4.42) одержуємо передавальну функцію фільтра вищих частот:

$$H_{_{g_{y}}}(p) = \frac{T_{1}p}{T_{2}p+1},$$
(4.52)

де $T_1 = R_3 \cdot C; T_2 = R_1 \cdot C.$

Згідно з виразами (3.16) і (3.17) амплітудна частотна і фазова частотна характеристики фільтра описуються виразами:

$$K_{_{\theta_{4}}}(f) = \frac{f}{f_{1} \cdot \sqrt{1 + \frac{f^{2}}{f_{2}^{2}}}};$$
(4.53)

$$\varphi(\omega) = \frac{\pi}{2} - \operatorname{arctg} \frac{f}{f_2},\tag{4.54}$$

де *f* – змінне значення частоти вхідного сигналу;

$$f_1 = \frac{1}{2 \cdot \pi \cdot T_1}; \tag{4.55}$$

$$f_2 = \frac{1}{2 \cdot \pi \cdot T_2}.\tag{4.56}$$

Графіки частотних характеристик фільтра вищих частот наведено на рис. 4.35.



Рисунок 4.35 – Частотні характеристики фільтра вищих частот

Гранична частота смуги пропускання фільтра при спаді коефіцієнта передачі $K_{_{64}}$ на 3 дБ складає:

$$f_{_{\mathcal{Z}\mathcal{B}\mathcal{Y}}} = \frac{1}{2 \cdot \pi \cdot T_2}.\tag{4.57}$$

Коефіцієнт передачі фільтра в смузі пропускання визначається як

$$K_n = -\frac{R_3}{R_1}.$$
 (4.58)

Верхня границя смуги пропускання наведеної на рис. 4.34 схеми фільтра визначається смугою пропускання операційного підсилювача.

Приклад розрахунку. Як приклад виконаємо розрахунок фільтра вищих частот з такими параметрами:

– нижня гранична частота смуги пропускання $f_{_{H}} = 100$ Гц;

– верхня гранична частота смуги пропускання $f_s = 100$ Гц;

– вхідний опір в смузі пропускання $R_{ex} \ge 20$ кОм;

– коефіцієнт передачі в смузі пропускання $K_n = 5$.

Орієнтуючись на задану величину верхньої граничної частоти смуги пропускання як підсилювач *DA* вибираємо операційний підсилювач К140УД6.

Дотримуючись вимог щодо величини вхідного опору фільтра вибираємо величину резистора $R_1 = 20$ кОм. Згідно із заданою величиною коефіцієнта передачі фільтра в смузі пропускання розраховуємо величину резистора R_3 :

$$R_3 = K_n \cdot R_1 = 5 \cdot 20 = 100$$
 кОм.

Стала часу визначається як:

$$T_2 = \frac{1}{2 \cdot \pi \cdot 100} = 1,59 \cdot 10^{-3} \text{ c.}$$

Розраховуємо величину ємності конденсатора:

$$C = \frac{T_2}{R_1} = \frac{1,59 \cdot 10^{-3}}{20 \cdot 10^3} = 0,795 \cdot 10^{-7} \, \Phi.$$

Вибираємо конденсатор з ємністю 0,082 мкФ.

Якщо потрібно, за вибраною величиною ємності конденсатора C уточнюються величини опорів резисторів R_1 та R_3 .

Експериментальні дослідження спроєктованого фільтра вищих частот можна виконати за допомогою імітаційної моделі, побудованої в середовищі Matlab. Таку модель наведено на рис. 4.36.

Часові діаграми електричних процесів, що протікають у фільтрі вищих частот, наведено на рис. 4.37.



Рисунок 4.36 – Імітаційна модель фільтра вищих частот



Рисунок 4.37 – Осцилограми сигналів фільтра вищих частот

Смуговий фільтр. Смуговий фільтр першого порядку одержують послідовним з'єднанням фільтрів першого порядку вищих і нижчих частот, як це показано на рис. 4.38.



Рисунок 4.38 – Принципова електрична схема смугового фільтра

Передавальна функція смугового фільтра визначається виразом

$$G(p) = K_1 \cdot \frac{T_2 p}{(T_1 p + 1) \cdot (T_3 p + 1)},$$
(4.59)

де $K_1 = \frac{R_3}{R_1}$; $T_1 = R_3 \cdot C_1$; $T_2 = R_6 \cdot C_2$; $T_3 = R_4 \cdot C_2$.

Амплітудна частотна характеристика смугового фільтра визначається як

$$K(\omega_{0}) = K_{1} \cdot \frac{\omega_{0}^{2} \cdot T_{2}^{2}}{\sqrt{\left(1 - \omega_{0}^{2} \cdot T_{1} \cdot T_{3}\right)^{2} + \omega_{0}^{2} \cdot \left(T_{1} + T_{3}\right)^{2}}},$$
(4.60)

де ω_0 – змінна частота вхідного гармонічного сигналу.

$$\omega_0 = 2 \cdot \pi \cdot f_0. \tag{4.61}$$

Фазова частотна характеристика смугового фільтра визначається як

$$\varphi_n(\omega_0) = \frac{\pi}{2} - \operatorname{arctg} \frac{\omega_0 \cdot (T_1 + T_3)}{1 - \omega_0^2 \cdot T_1 \cdot T_3}.$$
(4.62)



Графіки частотних характеристик смугового фільтра наведено на рис. 4.39.

Рисунок 4.39 – Графіки частотних характеристик смугового фільтра

Смуга пропускання смугового фільтра при спадах коефіцієнта передачі на 3 дБ дорівнює:

$$\Delta \omega_0 = \omega_2 - \omega_1. \tag{4.63}$$

Коефіцієнт передачі в смузі пропускання визначається як

$$K_{n} = \frac{R_{3}}{R_{1}} \cdot \frac{R_{6}}{R_{4}}.$$
(4.64)

Приклад розрахунку. Як приклад виконаємо розрахунок смугового фільтра з такими параметрами:

– вхідний опір $R_{ex} \ge 20$ кОм;

– смуга пропускання $\Delta \omega_0 = 9$ кГц;

– нижня частота смуги пропускання $\omega_1 = 1$ кГц;

– верхня частота смуги пропускання $\omega_2 = 10$ кГц;

– коефіцієнт передачі в смузі пропускання $K_n = 10$.

Згідно з рис. 4.38 та заданими параметрами фільтра вибираємо величини опорів:

$$R_1 = R_4 = 20$$
 кОм.

Розподіляємо між каскадами смугового фільтра величину коефіцієнта передачі в смузі пропускання:

$$K_n = K_1.$$

Розраховуємо величини опорів:

$$R_3 = K_n \cdot R_1 = 10 \cdot 20 = 200$$
 кОм; $R_6 = R_4.$

Розраховуємо величини сталих часу:

$$T_3 = \frac{1}{\omega_1} = 1,59 \cdot 10^{-4} \text{ c};$$

 $T_1 = \frac{1}{\omega_2} = 1,59 \cdot 10^{-5} \text{ c}.$

Розраховуємо величини ємностей конденсаторів:

$$C_{1} = \frac{T_{1}}{R_{3}} = \frac{1,59 \cdot 10^{-5}}{200 \cdot 10^{3}} = 79,5 \cdot 10^{-12} \Phi;$$
$$C_{2} = \frac{T_{3}}{R_{4}} = \frac{1,59 \cdot 10^{-4}}{20 \cdot 10^{3}} = 7950 \cdot 10^{-12} \Phi.$$

Вибираємо конденсатори з такими величинами ємностей: $C_1 = 82 \ \Pi \Phi$; $C_2 = 8200 \ \Pi \Phi$.

На рис. 4.40 наведено імітаційну модель смугового фільтра, реалізовану в середовищі Matlab. Дана модель надає змогу експериментальних досліджень електричних процесів розглянутого смугового фільтра.

Часові діаграми електричних процесів, що протікають в смуговому фільтрі, наведено на рис. 4.41...4.43.



Рисунок 4.40 – Імітаційна модель смугового фільтра



Рисунок 4.41 – Сигнали смугового фільтра, частота яких відповідає частоті половині смуги пропускання



Рисунок 4.42 – Сигнали смугового фільтра, частота яких менше нижньої частоти смуги пропускання



Рисунок 4.43 – Сигнали смугового фільтра, частота яких більша вищої частоти смуги пропускання

Селективний RC-підсилювач. Синтез складних смугових підсилювачів низької частоти, як правило, виконують на основі послідовного і паралельного з'єднання простих ланок. При цьому передавальна функція складного кола розбивається на ланки не вище другого порядку. Кожну із одержаних ланок можна синтезувати за допомогою *методу аналогового моделювання*. В основу моделювання покладено перетворення передавальної функції синтезуємої ланки до такої форми, що дає змогу одержати сигнальний направлений граф. Потім, використавши правила перетворення направлених сигнальних графів, можна знайти аналогову схемну реалізацію.

Позитивною ознакою фільтрів аналогового моделювання є відносно низька чутливість до змін параметрів їх елементів.

Як синтезуєму розглянемо ланку з передавальною функцією

$$G(p) = \frac{bp}{a_2 p^2 + a_1 p + a_0}.$$
(4.65)

Наведена передавальна функція має пару полюсів, розташування яких на *p*-площині визначається поліноміальними коефіцієнтами *a_i* і нулем на початку координат.

Власна частота пари полюсів ω_n визначається зі співвідношення

$$a_2 p^2 + a_0 = 0 \tag{4.66}$$

при $p = j\omega/\omega_n$ за виразом

$$\omega_n = \sqrt{\frac{a_0}{a_2}}.$$
(4.67)

Добротність Q_n пари полюсів зв'язана з втратами в схемі і визначається як

$$Q_n = \frac{\sqrt{a_0 \cdot a_2}}{a_1}.\tag{4.68}$$

Вплив змін коефіцієнтів a_i на власну частоту ω_n смуги і її добротність Q_n характеризується відносною чутливістю

$$S_{y}^{h} = \frac{d\ln h}{d\ln y} = \frac{y}{h} \cdot \frac{dh}{dy},$$
(4.69)

де h – функція схеми або деякий її параметр, наприклад ω_n або Q_n ; y – змінний елемент схеми або зв'язаний з цим елементом параметр, наприклад, коефіцієнт a_i .

При синтезі фільтра аналоговим моделюванням *RLC*-кола необхідно прагнути одержати схему з мінімально можливим числом реактансів (тобто схеми повинні бути канонічними за числом конденсаторів). Дана вимога витікає з умови стійкості фільтра. Якщо активне коло утримує у своєму складі надлишкові реактивні елементи і їх кількість відхиляється від розрахованої величини, в передавальній функції можлива раптова поява додаткових нестійких полюсів в правій напівплощині.

Для одержання канонічних аналогових реалізацій *RLC*-ланки необхідно при створенні направленого сигнального графа виконувати таке правило: аналогова величина, що представляє струм в індуктивності (і, аналогічно, напругу на конденсаторі), завжди повинна бути одержана в результаті одного інтегрування аналогової величини, яка представляє напругу на індуктивності (струм через конденсатор). Таким чином, складові напруги на індуктивності (або складові струму через конденсатор) не повинні окремо інтегруватись, а потім додаватись.

При синтезі фільтрів також необхідно враховувати те, що з точки зору практичної реалізації операція інтегрування має перевагу над операцією диференціювання. Пояснюється це тим, що диференціатор має пропорційний частоті коефіцієнт передачі, і підсилені високочастотні завади можуть бути джерелом великих похибок.

Враховуючи викладені вимоги до складання направленого сигнального графа для передавальної функції (4.65), запишемо її як квадратичний поліном від 1/*p*:

$$\frac{x \cdot b}{p} = y \cdot \left(a_2 + \frac{a_1}{p} + \frac{a_0}{p^2} \right), \tag{4.70}$$

де x і y – вхідна і вихідна величини моделюємого фільтра.

Виконавши перетворення виразу (4.70) відносно у, одержимо вираз, який є зручним для побудови направленого графа:

$$y = -\frac{1}{p \cdot \sqrt{a_2}} \cdot \left(y \cdot \frac{a_1}{\sqrt{a_2}} + y \cdot \frac{a_0}{\sqrt{a_2}} + y \cdot \frac{b}{\sqrt{a_2}} \right). \tag{4.71}$$

Направлений сигнальний граф, що відповідає рівнянню (4.71), наведено на рис. 4.44.



Рисунок 4.44 – Сигнальний граф фільтра

З рівняння (4.71) і відповідного йому сигнального графа витікає, що для фізичної реалізації передавальної функції (4.65) потрібно мати два інтегратора, підсумовувальний підсилювач та дільник напруги.

Враховуючи те, що в операційному підсилювачу просто реалізується інвертувальний інтегратор, а одна з інтегрувальних гілок сигнального графа є неінвертувальною, необхідно мати підсумовувальний підсилювач з інвертувальним і неінвертувальним входами (рис. 4.45).



Рисунок 4.45 – Підсумовувальний підсилювач з інвертувальним і неінвертувальним входами

Для такого підсилювача є справедливою така система рівнянь:

$$\begin{cases} x_4 = x_2 \cdot \frac{Z_4}{Z_3 + Z_4} + x_3 \cdot \frac{Z_3}{Z_3 + Z_4}; \\ x_5 = -x_1 \cdot \frac{Z_2}{Z_1} + x_4 \cdot \left(1 + \frac{Z_2}{Z_1}\right). \end{cases}$$
(4.72)

Системі рівнянь (4.72) відповідає направлений сигнальний граф, що наведено на рис. 4.46.





Поєднавши графи, які наведено на рис. 4.44 та 4.46, одержимо направлений сигнальний граф (рис. 4.47) моделюємої ланки (4.65).



Рисунок 4.47 – Сигнальний граф селективного *RC*-фільтра

Одержаний направлений граф є канонічним, так як число реактивних елементів у ньому дорівнює порядку ланки, що моделюється.

Передавальна функція сигнального направленого графа визначається згідно з (3.19) як

$$G_{xy} = \frac{\sum W_k \cdot \Delta_k}{\Delta},\tag{4.73}$$

де W_k – передача k-го шляху; Δ – визначальник графа; Δ_k – алгебраїчне доповнення k-го шляху.

Відповідно до графа одержимо:

$$W_{k} = \frac{Z_{4}}{Z_{3} + Z_{4}} \cdot \left(1 + \frac{Z_{2}}{Z_{1}}\right) - \frac{b}{p \cdot a_{2}}; \qquad (4.74)$$

$$\Delta = 1 + \left[\frac{a_0}{p^2 \cdot a_2} \cdot \frac{Z_2}{Z_1} + \frac{a_1}{p \cdot a_2} \cdot \left(\frac{Z_2}{Z_1} + 1 \right) \cdot \frac{Z_3}{Z_3 + Z_4} \right];$$
(4.75)

 $\Delta_k = 1;$

$$G_{xy} = \frac{\frac{Z_4}{Z_3 + Z_4} \cdot \left(\frac{Z_2}{Z_1} + 1\right) \cdot b \cdot p}{a^2 \cdot p^2 + a_1 \cdot p \cdot \left(\frac{Z_2}{Z_1} + 1\right) \cdot \frac{Z_3}{Z_3 + Z_4} + a_0 \cdot \frac{Z_2}{Z_1}}.$$
(4.76)

Аналіз одержаного виразу для передачі направленого сигнального графа показує, що при $Z_1 = Z_2$ і $Z_3 = Z_4$ рівняння (4.76) співпадає з моделюємою передавальною функцією (4.66).

Отриманий сигнальний граф (рис. 4.47) дає змогу одержати різні схемні реалізації моделюємої ланки залежно від схемних реалізацій кожної з його гілок. Одною з найбільш вдалих схемних реалізацій сигнального графа з точки зору кількості активних елементів і стабільності характеристик при великих величинах добротності є схема, яку наведено на рис. 4.48.

Структурну схему цього селективного *RC*-підсилювача, що перетворена до одноконтурної, наведено на рис. 4.49. На ній прийнято такі позначення:

$$K_1 = \frac{R_2}{R_1}; (4.77)$$

$$K_2 = \frac{R_4}{R_3 + R_4}; (4.78)$$

$$K_3 = \frac{R_3}{R_3 + R_4}; \tag{4.79}$$

$$W_1(p) = \frac{1}{T_1 p} = \frac{1}{R_5 \cdot C_1 p};$$
(4.80)

$$W_2(p) = \frac{1}{T_2 p} = \frac{1}{R_7 \cdot C_2 p}.$$
(4.81)



Рисунок 4.48 – Принципова електрична схема селективного RC-підсилювача



Рисунок 4.49 – Структурна схема селективного *RC*-підсилювача

З урахуванням прийнятих на структурній схемі позначень передавальна функція селективного *RC*-підсилювача набуває виду:

$$G(p) = \frac{K_2 \cdot (K_1 + 1) \cdot T_2 p}{T_1 \cdot T_2 p^2 + K_3 \cdot (K_1 + 1) \cdot T_2 p + K_1}.$$
(4.82)

Прийнявши $K_1 = 1$ і позначивши $K_3 = \xi$, а також врахувавши, що

$$K_2 = 1 - K_3, \tag{4.83}$$

перетворимо вираз (4.82) до виду:

$$G(p) = \frac{2 \cdot (1 - \xi) \cdot T_2 p}{T_1 \cdot T_2 p^2 + 2 \cdot \xi \cdot T_2 p + 1}.$$
(4.84)

Сталі часу T_1 і T_2 доцільно вибирати однаковими. Це дає змогу найбільш просто здійснювати регулювання підсилювача, а також одержати кращу його лінійність, так як опори навантаження операційних підсилювачів будуть приблизно однаковими.

При $T_1 = T_2 = T_0$ передавальна функція (4.84) набуває вигляду

$$G(p) = \frac{2 \cdot (1 - \xi) \cdot T_0}{T_0^2 \cdot p^2 + 2 \cdot \xi \cdot T_0 p + 1}.$$
(4.85)

Передавальна функція (4.85) має нуль в початку координат і два полюси в лівій напівплощині.

Власна частота пари полюсів згідно з (4.67) визначається як

$$\omega_n = \frac{1}{T_0}.\tag{4.86}$$

Добротність пари полюсів визначається як

$$Q_n = \frac{1}{2 \cdot \xi}.\tag{4.87}$$

Амплітудна частотна характеристика визначається як

$$K(\omega) = \frac{2 \cdot (1 - \xi) \cdot \omega \cdot T_0}{\sqrt{\left(1 - \omega^2 \cdot T_0^2\right) + 4 \cdot \xi^2 \cdot T_0^2 \cdot \omega^2}}.$$
(4.88)

Модуль коефіцієнта передачі на резонансній частоті визначається як

$$K_0 = \frac{1-\xi}{\xi} = \frac{R_4}{R_3}.$$
 (4.89)

Фазова частотна характеристика визначається як

$$\varphi(\omega) = \frac{\pi}{2} - \operatorname{arctg} \frac{2 \cdot \xi \cdot \omega \cdot T_0}{1 - \omega^2 \cdot T_0^2}.$$
(4.90)

Частотні характеристики селективного *RC*-підсилювача наведено на рис. 4.50.



Рисунок 4.50 – Частотні характеристики селективного *RC*-підсилювача

Чутливість робочих параметрів до нестабільності схемних елементів така:

$$S_{R_1}^{\omega_p} = S_{R_2}^{\omega_p} = S_{R_5}^{\omega_p} = S_{C_1}^{\omega_p} = -\frac{1}{2};$$
(4.91)

$$S_{R_5}^{\mathcal{Q}} = S_{C_1}^{\mathcal{Q}} = \frac{1}{2}; \tag{4.92}$$

$$S_{R_4}^Q = -S_{R_3}^Q = \frac{R_4}{R_3 + R_4};$$
(4.93)

$$S_{R_3}^K = -S_{R_4}^K = -1. (4.94)$$

Аналіз функцій чутливості вказує на прямий зв'язок між коефіцієнтом передачі селективного *RC*-підсилювача на частоті резонансу і добротністю. Цей зв'язок можна усунути добавивши в схему резистор R_9 , як це показано на рис. 4.48 штриховими лініями.

Додавання в схему резистора R_9 змінює коефіцієнти K_2 і K_3 передавальної функції, які в даному випадку визначаються виразами:

$$K_{2} = \frac{R_{4} \cdot R_{9}}{R_{3} \cdot (R_{9} + R_{4}) + R_{4} \cdot R_{9}};$$
(4.95)

$$K_{3} = \frac{R_{3} \cdot R_{9}}{R_{4} \cdot (R_{9} + R_{3}) + R_{3} \cdot R_{9}}.$$
(4.96)

Коефіцієнт передачі селективного *RC*-підсилювача на резонансній частоті стає інваріантним до змін добротності. Регулювання добротності здійснюється змінами опору резистора R_9 .

Приклад розрахунку. Як приклад виконаємо розрахунок селективного *RC*-фільтра з такими параметрами:

- вхідний опір $R_{ex} \ge 10$ кОм;
- резонансна частота $f_n = 100$ Гц;
- добротність Q = 50.

Принципову електричну схему селективного *RC*-підсилювача наведено на рис. 4.48. Як активні елементи вибираємо операційний підсилювач К544УД1, що характеризується високими вхідним опором і коефіцієнтом підсилення. Орієнтуючись на задану величину вхідного опору R_{ex} , вибираємо величини опорів резисторів $R_1 = R_2 = R_3 = 10$ кОм.

Розраховуємо сталу часу

$$T_0 = \frac{1}{2 \cdot \pi \cdot f_n} = \frac{1}{2 \cdot \pi \cdot 10} = 1,59 \cdot 10^{-3} \text{ c}$$

і коефіцієнт затухання

$$\xi = \frac{1}{2 \cdot Q} = \frac{1}{2 \cdot 50} = 0,01.$$

Враховуючи те, що стала часу $T_0 = R_5 \cdot C_1 = R_7 \cdot C_2$, а також результат розрахунку величини T_0 , вибираємо величини опорів резисторів

$$R_5 = R_7 = 16$$
 кОм.

Розраховуємо величини ємностей конденсаторів:

$$C_1 = C_2 = \frac{1,59 \cdot 10^{-3}}{16 \cdot 10^3} = 0,099 \cdot 10^{-6} \Phi.$$

Обираємо конденсатори $C_1 = C_2 = 0,1$ мкФ. З виразу (4.89) визначаємо величину резистора R_4 :

$$R_4 = \frac{R_3 \cdot (1 - \xi)}{\xi} = \frac{10 \cdot (1 - 0.01) \cdot 10^3}{0.01} = 990$$
кОм.

Для можливості підстроювання частоти резонансу і добротності резистори R_5 та R_4 виконують у вигляді послідовних з'єднань двох резисторів.

Один з резисторів послідовного з'єднання – постійний опір, а другий – регульований.

Розподіл величин опорів резисторів виконують виходячи із умов забезпечення необхідного діапазону підстроювання параметрів селективного *RC*-підсилювача.

На рис. 4.51 наведено імітаційну модель селективного *RC*-підсилювача, на якій можна виконувати експериментальні дослідження його параметрів в усталеному та перехідному режимах.

Часові діаграми електричних процесів, що протікають в селективному *RC*підсилювачу, наведено на рис. 4.52.

91



Рисунок 4.51 – Імітаційна модель селективного *RC*-підсилювача



Рисунок 4.52 – Осцилограми сигналів селективного *RC*-підсилювача при змінах сталої часу *T*₀

4.11. Інтегратор на операційному підсилювачі

Високі вхідний опір і коефіцієнт підсилення операційного підсилювача дають змогу створювати аналогові електронні пристрої, які з достатньо великою точністю виконують операцію інтегрування. Враховуючи властивості входів на операційному підсилювачі можна будувати інвертувальний і неінвертувальний інтегратори.

Інтегратори широко застосовують для побудови регуляторів в системах автоматичного регулювання. Крім цього, інтегратор є базовим елементом для побудови різноманітних релаксаційних генераторів.

Інвертувальний інтегратор. Для побудови інвертувального інтегратора використовують інвертувальний вхід операційного підсилювача. Електричну схему такого інтегратора наведено на рис. 4.53.



Рисунок 4.53 – Принципова електрична схема інвертувального інтегратора

Передавальна функція інвертувального інтегратора має вид

$$H(p) = -\frac{1}{T \cdot p},\tag{4.97}$$

де T – стала часу.

$$T = R_1 \cdot C. \tag{4.98}$$

Згідно з теоремою інтегрування в області оригінала (3.5) з виразу (4.97) одержимо

$$U_{2}(t) = -\frac{1}{R_{1} \cdot C} \cdot \int_{t_{1}}^{t_{2}} U_{1}(t) \cdot dt.$$
(4.99)

У випадку інтегрування сталої напруги ($U_1 = \text{const}$) вираз (4.99) набуває вигляду

$$U_{2}(t) = -U_{1} \cdot \frac{t}{R_{1} \cdot C} \Big|_{t_{1}}^{t_{2}}.$$
(4.100)

Вхідний опір інтегратора визначається резистором *R*₁. На рис. 4.54 наведено часові діаграми вхідного та вихідного сигналів інтегратора.



Рисунок 4.54 — Часові діаграми вхідного та вихідного сигналів інтегратора: U_1 — вхідна стала напруга; U_2 — вихідна напруга інтегратора

Неінвертувальний інтегратор. Принципову електричну схему неінвертувального інтегратора наведено на рис. 4.55.



Рисунок 4.55 – Електрична схема неінвертувального інтегратора

Інтегратор має два кола зі сталими часу

$$T_1 = R_1 \cdot C_1; \tag{4.101}$$

$$T_2 = R_2 \cdot C_2. \tag{4.102}$$

Згідно із узагальненою структурною схемою підсилювального каскаду, яку наведено на рис. 4.5, одержуємо структурну схему інтегратора (рис. 4.56).



Рисунок 4.56 – Структурну схему неінвертувального інтегратора

Відповідно зі структурною схемою одержуємо:

$$U_{2}(p) = U_{1}(p) \cdot \left(\frac{1}{T_{2}p+1} - \frac{T_{1}p+1}{T_{1}p}\right).$$
(4.103)

Якщо $T_1 = T_2$, то вираз (4.103) набуває вигляду:

$$U_{2}(p) = U_{1}(p) \cdot \frac{1}{T_{1}p}.$$
(4.104)

Із (4.104) витікає, що даний пристрій здійснює інтегрування вхідного сигналу U_1 без знакоінверсії. На величину похибки інтегрування в значній мірі впливає точність виконання умови рівності сталих часу T_1 і T_2 .

Питання для самоконтролю до розділу 4

1. Яким чином відбувається усунення явища додаткового зсуву вихідної характеристики підсилювача відносно початку координат?

2. Внаслідок чого відбувається компенсація складової вхідного сигналу, яка викликана протіканням вхідних струмів?

3. Які канали передачі інформації має узагальнена структурна схема підсилювального каскаду на операційному підсилювачі?

4. Що може використовуватися як великоомні джерела вхідного сигналу в схема неінвертувального підсилювача напруги?

5. Для яких цілей застосовується диференційний підсилювач?

6. Для яких цілей застосовується суматор на операційному підсилювачі?

7. У яких випадках виникає необхідність регулювання величини коефіцієнта підсилення?

8. Який вид має регулювальна характеристика коефіцієнта підсилення при зміні опору кола зворотного зв'язку?

9. Який вид має регулювальна характеристика при регулюванні коефіцієнта підсилення зміною опору вихідного кола?

10. Які транзистори використовують для побудови підсилювача потужності?

11. Що викликає нелінійність вхідної вольт-амперної характеристики двотактного емітерного повторювача?

12. Який вигляд має передавальна функція узагальненого фільтра?

13. Який вигляд мають передавальні функції фільтра нижчих частот першого і другого порядків відповідно?

14. Який вигляд має передавальна функція фільтра вищих частот першого порядку?

15. Який вигляд має передавальна функція смугового фільтра другого порядку?

16. Яким чином визначається спрягаюча частота фільтра?

17. Для яких цілей застосовується фільтр вищих частот?

18. За допомогою якого з'єднання можна одержати електричну схему смугового фільтра першого порядку?

19. Що покладено в основу методу аналогового моделювання?

20. Що є позитивною ознакою фільтрів аналогового моделювання?

21. Яким чином можна визначити добротність пари полюсів?

22. Для яких цілей застосовують інтегратори на операційних підсилювачах?

23. Який вигляд має передавальна функція інвертувального інтегратора?

24. Що в значній мірі впливає на величину похибки інтегрування неінвертувального інтегратора?

РОЗДІЛ 5

ІМПУЛЬСНІ ПРИСТРОЇ НА ОПЕРАЦІЙНОМУ ПІДСИЛЮВАЧІ

5.1. Компаратор

Компаратор здійснює порівняння за величиною вхідних сигналів. Для побудови компаратора застосовують підсилювальний каскад з розімкнутим колом зворотного зв'язку (рис. 5.1).



Рисунок 5.1 – Компаратор на операційному підсилювачі

Вихідний сигнал компаратора змінюється за законом:

$$U_{3} = \begin{cases} +U_{3\max}, \text{ для } U_{2} > U_{1}; \\ -U_{3\max}, \text{ для } U_{1} > U_{2}. \end{cases}$$
(5.1)

Передавальну характеристику компаратора наведено на рис. 5.2.





Перемикання вихідного сигналу компаратора відбувається за умови

$$U_1(t) = U_2(t).$$
 (5.2)

Точність виконання умови перемикання (5.2) залежить від величини коефіцієнта підсилення операційного підсилювача та величини напруги зсуву e_{xc} . В силу великих значень коефіцієнта підсилення і достатньо малих величин напруги зсуву схема, яку наведено на рис. 5.1, придатна для порівняння двох вхідних сигналів з високою точністю. При зміні знаку різниці вхідних сигналів вихідний сигнал не може миттєво перейти від одного рівня до іншого, так як величина швидкості наростання вихідної напруги операційного підсилювача є обмеженою. Для більшості операційних підсилювачів з внутрішньою частотною корекцією швидкість наростання вихідної напруги не перевищує 20 В/мкс (К140УД6, К544УД1). В компараторах, побудованих на таких операційних підсилювачах, перехід із –15 В до +15 В здійснюється за час

$$t_{\phi} = \frac{2 \cdot U_{3\max}}{V},\tag{5.3}$$

$$t_{\phi} = \frac{2 \cdot 15}{5} = 6$$
 мкс.

Зменшення t_{ϕ} досягається застосуванням операційних підсилювачів з розімкнутою частотною корекцією. Так, при побудові компаратора на операційному підсилювачі К544УД2, у якого V = 20 В/мкс, інтервал перемикання складає $t_{\phi} = 1,5$ мкс.

5.2. Релакційні генератори на операційному підсилювачі

Релакційні генератори застосовують для формування прямокутних імпульсів заданої частоти. Схеми релакційних генераторів на операційному підсилювачі можуть бути різноманітними. Найбільш прості із них, як правило, мають операційний підсилювач з колами позитивного і негативного зворотних зв'язків. При цьому позитивний зворотній зв'язок є більш швидкодіючий по відношенню до негативного зворотного зв'язку. За такої умови коло позитивного

зворотного зв'язку забезпечує лавиноподібний перехід вихідного сигналу генератора з одного стану в інший, а коло негативного зворотного зв'язку буде визначати час перебування генератора в кожному зі станів.

На рис. 5.3 наведено схему мультивібратора, у якого коло позитивного зворотного зв'язку виконано на резисторах R_2 та R_3 , а коло негативного зворотного зв'язку складається з конденсатора C і резистора R_1 . В процесі роботи мультивібратора конденсатор періодично перезаряджається вихідною напругою U_3 від $+U_1$ до $-U_1$, як це показано на рис. 5.4.



Рисунок 5.3 – Мультивібратор на операційному підсилювачі



Рисунок 5.4 – Перезаряд конденсатора

На рис. 5.5, *а* наведено імітаційну модель мультивібратора. Для моделювання імпульсних схем є доцільним застосування імітаційної моделі операційного підсилювача, яку наведено на рис. 5.5, *б*.



Рисунок 5.5 – Імітаційна модель мультивібратора: *а* – модель мультивібратора; *б* – модель операційного підсилювача

Часові діаграми сигналів мультивібратора наведено на рис. 5.6. На операційному підсилювачі DA (рис. 5.5, a) реалізовано компаратор, що порівнює на своїх входах напруги U_1 та U_2 . Умовою перемикання компаратора є

$$U_1(t) = U_2. \tag{5.4}$$



Рисунок 5.6 – Часові діаграми сигналів мультивібратора

Напруга U_2 формується із вихідного сигналу мультивібратора U_3 дільником напруги, побудованого на резисторах R_2 і R_3 :

$$U_2 = U_3 \cdot \frac{R_2}{R_2 + R_3}.$$
 (5.5)

Для аналізу процесу перезаряду конденсатора C на інтервалі часу $0 \le t \le t_i$ (рис. 5.4) розглянемо еквівалентну схему, що наведено на рис. 5.7.



Рисунок 5.7 – Еквівалента сема перезаряду конденсатора

На еквівалентній схемі знаки вихідної напруги мультивібратора U_3 і початкової напруги $U_1(0)$ відповідають часу t = 0.

Згідно методу суперпозиції напруга на конденсаторі визначається двома складовими:

$$U_{1}(p) = U'(p) + U''(p), \qquad (5.6)$$

де *p* – оператор Лапласа.

Перша складова U'(p) визначається дією джерела напруги U_3 :

$$U'(p) = \frac{U_3}{p} \cdot \frac{1}{R_1 \cdot Cp + 1}.$$
 (5.7)

Друга складова U''(p) визначається дією джерела $U_1(0)$:

$$U''(p) = \frac{U_1(0)}{p} \cdot \frac{R_1 \cdot Cp}{R_1 \cdot Cp + 1}.$$
(5.8)

Із умови перемикання (5.4) компаратора витікає, що

$$U_1(0) = U_2.$$
 (5.9)

Підставивши в (5.6) вирази (5.7), (5.8) з урахуванням (5.9) одержимо записаний в операторній формі вираз, що визначає закон зміни напруги під час перезаряду конденсатора *C*:

$$U_{1}(p) = U_{3} \cdot \left[\frac{1}{p \cdot (R_{1} \cdot Cp + 1)} - \frac{R_{2}}{R_{2} + R_{3}} \cdot \frac{R_{1} \cdot Cp}{R_{1} \cdot Cp + 1}\right].$$
 (5.10)

Згідно з теоремою розкладу оригінал функції (5.10) визначається як сума вичитів:

$$U_{1}(t) = \sum_{i=0}^{n} \frac{U(p_{i})}{V'(p_{i})} \cdot e^{p_{i}t}.$$
(5.11)

У виразі (5.11) U(p) і V(p) – це поліноми чисельника і знаменника (5.10), p_i – полюси полінома V(p).

$$V'(p) = \frac{dV(p)}{dp}.$$
(5.12)

Із (5.10) одержуємо:

$$p_1 = 0;$$

 $p_2 = -\frac{1}{R_1 \cdot C};$
 $V'(p) = 2 \cdot R_1 \cdot C + 1.$ (5.13)

Підставивши (5.13) в (5.11) і виконавши перетворення, одержимо вираз, що визначає закон зміни напруги на конденсаторі в процесі його перезаряду:

$$U_{1}(t) = U_{3} \cdot \left[1 - \frac{2 \cdot R_{2} + R_{3}}{R_{2} + R_{3}} \cdot e^{\frac{-t}{R_{1} \cdot C}} \right].$$
(5.14)

Перезаряд конденсатора C закінчується в момент часу $t = t_i$, де згідно умови (5.4) відбувається чергове перемикання компаратора.

Підставивши (5.5) і (5.14) в (5.4) і взявши натуральний логарифм від обох лівої і правої частин одержаного рівняння отримаємо вираз для тривалості вихідного імпульсу мультивібратора:

$$t_i = -R_1 \cdot C \cdot \ln \frac{R_3}{2 \cdot R_2 + R_3}.$$
 (5.15)

За умови амплітудної симетрії вихідної напруги мультивібратора період його вихідних імпульсів дорівнює:

$$T = 2 \cdot t_i. \tag{5.16}$$

На рис. 5.8 наведено схему мультивібратора з регульованою тривалістю вихідного імпульсу. В цій схемі регулюванням положення повзунка регульованого резистора R_4 змінюються тривалості перезаряду конденсатора C

на інтервалах часу $0 \le t \le t_i$ та $t_i \le t \le T$. На інтервалі часу $0 \le t \le t_i$ перезаряд конденсатора відбувається через діод VD_1 , а на інтервалі часу $t_i \le t \le T$ – через діод VD_2 . При регулюванні положення повзунка резистора R_4 змінюються сталі часу кола перезаряду конденсатора C, що викликає зміну моментів перемикання компаратора.



Рисунок 5.8 – Регулювання вихідного імпульсу мультивібратору

На інтервалі часу $0 \le t \le t_i$

$$t_1 = -(R_1 + R_4') \cdot C \cdot \ln \frac{R_3}{2 \cdot R_2 + R_3}.$$
 (5.17)

На інтервалі часу $t_i \leq t \leq T$

$$t_2 = -(R_1 + R_4'') \cdot C \cdot \ln \frac{R_3}{2 \cdot R_2 + R_3}.$$
 (5.18)

Період коливань вихідного сигналу мультивібратора не залежить від зміни положення повзунка резистора R_4 і визначається таким чином:

$$T = -(2 \cdot R_1 + R_4) \cdot C \cdot \ln \frac{R_3}{2 \cdot R_2 + R_4}.$$
 (5.19)

На рис. 5.9 наведено схему мультивібратора з диференціальною ланкою в колі позитивного зворотного зв'язку, а на рис. 5.10 – епюри напруг.



Рисунок 5.9 – Схема мультивібратора з диференціальною ланкою



Рисунок 5.10 – Епюри напруг мультивібратора з диференціальною ланкою

У цій схемі (рис. 5.9) на входах компаратора, виконаного на операційному підсилювачі, порівнюються напруги U_1 і U_2 .

Умовою перемикання компаратора є

$$U_1 = U_2(t). (5.20)$$

Напруга U_1 формується із вихідного сигналу U_3 дільника напруги, виконаного на резисторах R_1 і R_3 :

$$U_1 = U_3 \cdot \frac{R_1}{R_1 + R_3}.$$
 (5.21)

Напруга $U_2(t)$ формується в процесі перезаряду конденсатора C під дією імпульсної послідовності U_3 .

На рис. 5.11 наведено електричне коло перезаряду конденсатора на інтервалі часу $0 \le t \le t_i$.



Рисунок 5.11 – Електричне коло перезаряду конденсатора

Згідно з рис. 5.11 одержуємо

$$U_{2}(p) = \frac{U_{3} + U_{C_{0}}}{p} - \frac{R_{2} \cdot Cp}{R_{2} \cdot Cp + 1},$$
(5.22)

де U_{C_0} – початкова напруга на конденсаторі на момент часу t = 0 (рис. 5.10).

Виконавши перетворення виразу (5.22) згідно з теоремою розкладу одержуємо:

$$U_{2}(t) = \left(U_{3} + U_{C_{0}}\right) \cdot e^{-\frac{t}{R_{2} \cdot C}}.$$
(5.23)

В кінці інтервалу перезаряду конденсатора напруга на ньому дорівнює:

$$U_{C_0} = U_3 - U_2(t) \Big|_{t=t_i}.$$
(5.24)

Тоді, згідно із виразами (5.20), (5.21) та (5.24) одержуємо:

$$U_{C_0} = U_3 \cdot \frac{R_3}{R_1 + R_3}.$$
 (5.25)

3 урахуванням (5.25) вираз (5.23) набуває вигляду:

$$U_{2}(t) = U_{3} \cdot \frac{R_{1} + 2 \cdot R_{3}}{R_{1} + R_{3}} \cdot e^{-\frac{t}{R_{2} \cdot C}}.$$
(5.26)

Підставивши (5.26) в умову перемикання компаратора (5.20) та виконавши перетворення одержимо вираз для тривалості вихідного імпульсу мультивібратора:

$$t_i = -R_2 \cdot C \cdot \ln \frac{R_1}{R_1 + 2 \cdot R_3}.$$
 (5.27)

Вираз (5.27) встановлює зв'язок між тривалістю вихідного імпульсу і параметрами елементів мультивібратора.

5.3. Одновібратор

Одновібратор застосовують як формувач прямокутних імпульсів заданої тривалості. Принципову електричну схему одновібратора, побудованого на операційному підсилювачі, наведено на рис. 5.12.

Часові діаграми, що характеризують процеси в усталеному та перехідному режимах схеми, наведено на рис. 5.13.

Усталений режим в схемі визначається дією позитивного зворотного зв'язку, створеного резисторами R_3 , R_4 та діодом VD.

Полярність включення в схему діода VD визначає знак вихідної напруги $U_{_{\rm fux}}$ в усталеному режимі.


Рисунок 5.12 – Принципова електрична схема одновібратора



Рисунок 5.13 – Часові діаграми одновібратора

Умовою усталеного режиму ε

$$U_{R_3} > U_{R_1}.$$
 (5.28)

Ця умова виконується таким вибором резисторів: якщо $R_2 = R_4$, то $R_3 > R_1$. В усталеному режимі конденсатор *C* заряджений до напруги

$$U_{C_0} = U_{gux} \cdot \frac{R_1}{R_1 + R_2}.$$
 (5.29)

Для переводу одновібратора в режим формування вихідного імпульсу на його вхід подають запускаючий імпульс U_{ex} малої тривалості. Амплітуда вхідного імпульсу визначається різницею між U_{R_3} і U_{R_1} :

$$U_{ex} = U_{R_3} - U_{R_1}. (5.30)$$

Під дією запускаючого імпульсу порушується умова усталеного режиму (5.28), на що миттєво реагує операційний підсилювач DA. Із-за зміни знаку вихідної напруги U_{gux} діод VD підпадає під дію зворотного зміщення, що викликає обрив кола позитивного зворотного зв'язку.

Під дією вихідної напруги операційного підсилювача DA починається перезаряд конденсатора C.

На рис. 5.14 наведено еквівалентну схему електричного кола перезаряду конденсатора.



Рисунок 5.14 – Еквівалентна схема електричного кола перезаряду конденсатора

Згідно з методом суперпозиції одержуємо:

$$U_{R_{1}}(p) = U_{C_{0}} \cdot \frac{R_{1} \cdot R_{2}}{R_{1} + R_{2} + R_{1} \cdot R_{2} \cdot Cp} - \frac{U_{gux}}{p} \cdot \frac{R_{1}}{R_{2} \cdot (R_{1} \cdot Cp + 1) + R_{1}}.$$
 (5.31)

Застосувавши до (5.31) теорему розкладу одержимо вираз, який визначає закон зміни напруги U_{R_1} під час перезаряду конденсатора C:

$$U_{R_{1}}(t) = U_{C_{0}} \cdot e^{-\frac{R_{1}+R_{2}}{R_{1}\cdot R_{2}\cdot C} t} - U_{gux} \cdot \frac{R_{1}}{R_{1}+R_{2}} \cdot \left(1 - e^{-\frac{R_{1}+R_{2}}{R_{1}\cdot R_{2}\cdot C} t}\right).$$
(5.32)

3 урахуванням (5.29) вираз (5.32) набуває вигляду:

$$U_{R_{1}}(t) = U_{gux} \cdot \frac{R_{1}}{R_{1} + R_{2}} \cdot \left(2 \cdot e^{-\frac{R_{1} + R_{2}}{R_{1} \cdot R_{2} \cdot C} t} - 1\right).$$
(5.33)

Перезаряд конденсатора закінчується, коли $U_{R_1}(t) = 0$. В цей момент часу і закінчується формування вихідного імпульсу, і на виході операційного підсилювача встановлюється напруга, що відповідає усталеному режиму. Прирівнявши (5.33) до нуля і виконавши перетворення одержимо вираз, що визначає тривалість вихідного імпульсу одновібратора:

$$t_i = -\frac{R_1}{R_1 + R_2} \cdot R_2 \cdot C \cdot \ln \frac{1}{2}.$$
 (5.34)

Наявність в колі запуску одновібратора диференціальної *RC*-ланки знижує його завадостійкість. Підвищити завадостійкість одновібратора можна підключивши паралельно резистору R_3 транзистор *VT*, як це показано на рис. 5.15.



Рисунок 5.15 – Одновібратор з транзисторним колом запуску

Якщо паралельно конденсатору C мультивібратора, схему якого наведено на рис. 5.15, підключити діод, то одержимо схему одновібратора, яку наведено на рис. 5.16. Полярність діода визначає знак вихідної напруги U_{gux} в усталеному режимі.



Рисунок 5.16 – Одновібратор з відсікаючим діодом

Часові діаграми, що характеризують роботу одновібратора, наведено на рис. 5.17.



Рисунок 5.17 – Часові діаграми одновібратора з відсікаючим діодом

Для наведеної на рис. 5.16 полярності діода VD в усталеному режимі на виході одновібратора діє від'ємна напруга. Усталений режим підтримується дією позитивного зворотного зв'язку, який складається з резисторів R_2 і R_3 . Під дією позитивного запускаючого імпульсу U_{ex} , амплітуда якого повинна бути

$$U_{ex} > U_{eux} \cdot \frac{R_2}{R_2 + R_3},$$
 (5.35)

напруга U_2 , що діє на неінвертувальному вході операційного підсилювача, змінює полярність.

Знаки напруг, що діють в цей час на елементах схеми, наведено на рис. 5.16 без дужок. Це в свою чергу викликає зміну полярності вихідної напруги одновібратора U_{eux} . Діод VD потрапляє під дію зворотної напруги.

В цей час починається заряд конденсатора C через резистор R_1 вихідною напругою U_{gux} .

Під час заряду напруга на конденсаторі змінюється за законом

$$U_1(t) = U_{gux} \cdot \left(1 - e^{-\frac{t}{R_1 \cdot C}}\right).$$
(5.36)

Заряд конденсатора закінчується, коли виконується умова

$$U_1(t) = U_2.$$
 (5.37)

Підставивши у (5.37) вирази для $U_1(t)$ і U_2

$$U_{gux} \cdot \left(1 - e^{-\frac{t}{R_1 \cdot C}}\right) = U_{gux} \cdot \frac{R_2}{R_2 + R_3}$$
(5.38)

та виконавши перетворення, одержимо вираз, що визначає тривалість вихідного імпульсу:

$$t = -R_1 \cdot C \cdot \ln \frac{R_2 + R_3 - R_2}{R_2 + R_3} = -R_1 \cdot C \cdot \ln \frac{R_3}{R_2 + R_3}.$$
 (5.39)

На рис. 5.18 та 5.19 наведено імітаційні моделі розглянутих одновібраторів.



Рисунок 5.18 – Імітаційна модель одновібратора



Рисунок 5.19 – Імітаційна модель одновібратора з відсікаючим діодом

В моделях запуск одновібраторів, побудованих на операційних підсилювачах DA_2 , виконується від мультивібратора DA_1 через диферінціальну ланку C_2R_5 .

Часові діаграми сигналів одновібраторів наведено відповідно на рис. 5.20 та 5.21.



Рисунок 5.20 – Часові діаграми сигналів одновібратора



Рисунок 5.21 – Часові діаграми сигналів одновібратора з відсікаючим діодом

5.4. Функціональний генератор

Функціональним генератором називають генератор, що генерує на своїх виходах два або більше сигналів різної форми. На рис. 5.22 наведено електричну принципову схему функціонального генератора, що має два виходи, на яких формуються послідовності пилкоподібних U_i і прямокутних $U_{\kappa \alpha m}$ імпульсів.

Генератор складається з інтегратора, побудованого на операційному підсилювачі DA_1 , і компаратора – на DA_2 . Інтегратор і компаратор охвачено колом зворотного зв'язку. Епюри напруг, що діють в схемі, наведено на рис. 5.23.



Рисунок 5.22 – Електрична принципова схема функціонального генератора



Рисунок 5.23 – Епюри напруг, що діють в схемі функціонального генератора

В основу побудови функціонального генератора покладено інтегрування в часі вихідної напруги компаратора.

Перемикання компаратора відбувається, коли його вхідна напруга U_{sx} змінює знак. Умовою перемикання компаратора є:

$$U_{i} \cdot \frac{R_{4}}{R_{3} + R_{4}} = U_{\kappa o M} \cdot \frac{R_{3}}{R_{3} + R_{4}}.$$
 (5.40)

Умову перемикання можна записати у вигляді:

$$U_i = U_{\text{KOM}} \cdot \frac{R_3}{R_4}.$$
 (5.41)

Вихідна напруга інтегратора формується за рахунок інтегрування вихідної напруги компаратора. Так, на часовому інтервалі $0 \le t_i \le T_0/2$ одержуємо:

$$U_i(t) = -U_{i\max} + \frac{1}{T_i} \cdot \int_0^{t_i} U_{\kappa_{OM}} \cdot dt, \qquad (5.42)$$

де $U_{i\max}$ – максимальна величина вихідної напруги інтегратора на попередньому інтервалі інтегрування; T_i – стала часу інтегратора, $T_i = R_1 \cdot C$.

Із (5.42) одержуємо:

$$U_{i} = -U_{i\max} + U_{KOM} \cdot \frac{t}{T_{i}} \Big|_{0}^{t_{i}}.$$
 (5.43)

Підставивши вираз (5.43) в умову (5.41) одержуємо:

$$-U_{i\max} + U_{\kappa o M} \cdot \frac{t}{T_i} \bigg|_0^{t_i} = U_{\kappa o M} \cdot \frac{R_3}{R_4}.$$
 (5.44)

При t = 0 за виразом (5.44) одержуємо початкові умови інтегрування:

$$U_{i\max} = -U_{\text{KOM}} \cdot \frac{R_3}{R_4}.$$
(5.45)

Процес інтегрування закінчується при $t_i = T_0/2$. Тоді, підставивши у (5.44) початкові умови (5.45) і виконавши перетворення одержимо вираз для періоду коливань:

$$T_0 = 4 \cdot T_i \cdot \frac{R_3}{R_4}.$$
(5.46)

На рис. 5.24 наведено принципову електричну схему функціонального генератора, в якій, на відміну від попередньої, на виході U_i формується однополярна пилкоподібна напруга. Досягається це створенням однополярного позитивного зв'язку компаратора DA_2 . Для цього в схему введено діод VD. Полярність підключення діода визначає полярність вихідних пилкоподібних імпульсів.



Рисунок 5.24 – Принципова електрична схема однополярного функціонального генератора

У цій схемі компаратор *DA*₂ має дві умови перемикання. Перша визначається виразом (5.41), а друга таким чином:

$$U_i(t) = 0.$$
 (5.47)

Епюри напруг, що діють у цій схемі, наведено на рис. 5.25.



Рисунок 5.25 – Епюри напруг однополярного функціонального генератора

На інтервалі часу $0 \le t_i \le T_0/2$ діє перша умова перемикання. На цьому інтервалі часу вихідна напруга інтегратора змінюється за законом:

$$U_i'(t) = \frac{1}{T_i} \cdot \int_0^{t_i} U_{_{KOM}} \cdot dt.$$
(5.48)

Процес інтегрування закінчується при $t_i = T_0/2$. В цей момент пилкоподібна напруга досягає максимальної величини:

$$U_{i\max} = U_{KOM} \cdot \frac{R_3}{R_4}.$$
 (5.49)

На часовому інтервалі $T_0/2 \le t_i = T_0$ вихідна напруга інтегратора змінюється за законом

$$U_{i}''(t) = \frac{1}{T_{i}} \cdot \int_{\frac{T_{0}}{2}}^{t_{i}} U_{_{KOM}} \cdot dt - U_{_{i}\max}.$$
(5.50)

В результаті розв'язання системи рівнянь, складеної із (5.48) і (5.50) з урахуванням умов (5.41) та (5.42) перемикання компаратора DA_2 , одержимо вираз для періоду коливань розглянутої схеми генератора:

$$T_0 = 2 \cdot T_i \cdot \frac{R_3}{R_4}.$$
(5.51)

Приклад розрахунку. Як приклад розглянемо розрахунок генератора, схему якого наведено на рис. 5.24. Дана схема широко застосовується в системах керування напівпровідниковими перетворювачами електричної енергії постійного струму.

Вихідні дані до розрахунку:

- частота вихідної напруги – 10 кГц;

– амплітуда пилкоподібного сигналу – 10 В;

– напруга живлення – ±15 В.

Визначаємо за виразом (5.49) співвідношення резисторів R_3 та R_4 :

$$\frac{R_3}{R_4} = \frac{U_{i\max}}{U_{_{KOM}}}.$$
(5.52)

Вихідна напруга компаратора визначається як

$$U_{\rm KOM} = U_{\rm JC}, \qquad (5.53)$$

де U_{∞} – напруга джерела живлення, U_{∞} =15 В. Тоді за виразом (5.52) одержуємо:

$$R_4 = R_3 \cdot \frac{15}{10} = R_3 \cdot 1,5.$$

Вибираємо резистор $R_3 = 10$ кОм, а $R_4 = 15$ кОм. Визначаємо період коливань:

$$T_0 = \frac{1}{10 \cdot 10^3} = 0, 1 \cdot 10^{-3} \text{ c.}$$

Розраховуємо сталу часу інтегратора DA₁:

$$T_i = \frac{T_0}{2} \cdot \frac{R_4}{R_3} = \frac{0.1 \cdot 10^{-3}}{2} \cdot 1.5 = 7.5 \cdot 10^{-5} \text{ c.}$$

Розраховуємо параметри елементів інтегратора: — вибираємо величину опору резистора $R_1 = 10$ кОм; – розраховуємо величину ємності конденсатора

$$C = \frac{T_i}{R_1} = \frac{7.5 \cdot 10^{-5}}{10 \cdot 10^3} = 7.5 \cdot 10^{-9} \, \Phi.$$

Вибираємо C = 7,2 нФ.

Як *DA*₁ вибираємо операційний підсилювач К544УД1, який має вбудовану частотну корекцію.

Для компаратора вибираємо операційний підсилювач К544УД2, який має можливість для одержання великої швидкості наростання вихідної напруги розмикати коло частотної корекції. За рахунок цього досягається достатньо висока крутизна фронтів прямокутних імпульсів.

Експериментальні дослідження функціонального генератора можна виконати за допомогою імітаційної моделі, яку наведено на рис. 5.26. Часові діаграми, одержані за допомогою моделі, наведено на рис. 5.27.



Рисунок 5.26 – Імітаційна модель функціонального генератора

На рис. 5.28 зображено електричну схему функціонального генератора, що на одному із виходів формує односторонні пилкоподібні імпульси (рис. 5.29). Такий функціональний генератор застосовують в системі керування імпульсного перетворювача сталої напруги з односторонньою широтно-імпульсною модуляцією.



Рисунок 5.27 – Часові діаграми функціонального генератора



Рисунок 5.28 – Функціональний генератор з односторонньою пилкоподібною напругою

На інтервалі часу $0 \le t_i \le T_0$ діє перша умова перемикання (5.47). На цьому інтервалі часу вихідна напруга інтегратора змінюється за законом

$$U_{i}'(t) = \frac{1}{T_{1}} \cdot \int_{0}^{t_{1}} U_{_{KOM}} \cdot dt, \qquad (5.54)$$

де $T_1 = R_2 \cdot C$.



Рисунок 5.29 – Епюри вихідних сигналів функціонального генератора з одностороннім пилкоподібним сигналом

На інтервалі часу $T_0 \le t_2 \le t_{xx}$ діє друга умова перемикання (5.48). На цьому інтервалі часу вихідна напруга інтегратора змінюється за законом

$$U_{i}''(t) = \frac{1}{T_{2}} \cdot \int_{T_{0}}^{t_{xx}} U_{\kappa o m} \cdot dt - U_{i \max}, \qquad (5.55)$$

де $T_2 = R_1 \cdot C$.

Вирази (5.54) та (5.55) визначають зміни вихідного сигналу інтегратора на його періоді.

Питання для самоконтролю до розділу 5

- 1. Для яких цілей застосовується компаратор?
- 2. За яким законом змінюється вихідний сигнал компаратора?
- 3. Яка умова перемикання вихідного сигналу компаратора?
- 4. Для яких цілей застосовуються релакційні генератори?
- 5. Для яких цілей застосовується одновібратор?

6. Що необхідно виконати для переводу одновібратора в режим формування вихідного імпульсу?

- 7. Який генератор називають функціональним?
- 8. Що покладено в основу побудови функціонального генератора?

РОЗДІЛ 6

ДИСКРЕТНА СХЕМОТЕХНІКА

6.1. Основні поняття алгебри логіки

При цифровому відображенні інформації використовують електричні сигнали, що наближені до прямокутної форми і які мають два фіксовані рівні. Низький рівень відповідає «0», а високий рівень – «1».

Математичний апарат, що застосовується для аналізу та синтезу цифрових систем називають алгеброю логіки або Булєвою алгеброю.

Алгебра логіки вивчає зв'язок між змінними в часі сигналами «0» та «1». Алгебра логіки є алгеброю стану, а не алгеброю чисел. Так само як і алгебра чисел, алгебра логіки має аксіоми, закони та тотожності.

6.2. Аксіоми, закони та тотожності алгебри логіки

Аксіоми алгебри логіки: – якщо x = 0, то $\overline{x} = 1$; – якщо x = 1, то $\overline{x} = 0$. Змінну \overline{x} читають як *не х*. Операції логічного додавання (диз'юнкція):

$$x + 0 = x;$$

$$x + 1 = 1;$$

$$x + x = x;$$

$$x + \overline{x} = 1.$$

(6.1)

Операції логічного множення (кон'юнкція):

$$x \cdot 0 = 0;$$

$$x \cdot 1 = x;$$

$$x \cdot x = x;$$

$$x \cdot \overline{x} = 0.$$

(6.2)

Операції інверсії:

$$\overline{(x)} = \overline{x};$$

$$\overline{(\overline{x})} = x.$$
(6.3)

Ілюстраціями виконання операцій логічного додавання (рис. 6.1) та логічного множення (рис. 6.2) є операції з ключами.



Рисунок 6.1 – Операції логічного додавання



Рисунок 6.2 – Операції логічного множення

На рис. 6.1 и 6.2 комутації відповідного ключа, що відбуваються відповідно зі змінами логічної змінної *x*, позначено стрілкою.

Закони алгебри логіки.

Закон переміщення (комутативності):

$$x + y = y + x;$$

$$x \cdot y = y \cdot x.$$
(6.4)

Закон сполучення (асоціативності):

$$x + y + z = (x + y) + z = (x + z) + y = (y + z) + x;$$

$$x \cdot y \cdot z = (x \cdot y) \cdot z = (x \cdot z) \cdot y = (y \cdot z) \cdot x.$$
(6.5)

Закон розподілу (дистрибутивності):

$$x \cdot (y+z) = x \cdot y + x \cdot z. \tag{6.6}$$

Закон поглинання (x_1 поглинає x_2):

$$x_{1} + x_{2} \cdot x_{1} = x_{1};$$

$$x_{1} \cdot (x_{1} + x_{2}) = x_{1}.$$
(6.7)

Закон склеювання (за x_1):

$$\begin{pmatrix} x_1 + x_2 \end{pmatrix} \cdot \begin{pmatrix} x_1 + \overline{x}_2 \end{pmatrix} = x_1; x_1 \cdot x_2 + x_1 \cdot \overline{x}_2 = x_1.$$
 (6.8)

В алгебрі логіки діє *принцип дуальності*, згідно якого дві функції рівносильні одна одній, якщо на усіх можливих наборах змінних вони набувають одного і того самого значення. Цей принцип є основою *теореми де Моргана*, яка стверджує, що інверсія диз'юнкції дорівнює кон'юнкції інверсій:

$$x_1 + x_2 = x_1 \cdot x_2, \tag{6.9}$$

а інверсія кон'юнкцій – диз'юнкції інверсій:

$$\overline{x_1 \cdot x_2} = \overline{x_1} + \overline{x_2}. \tag{6.10}$$

Правила (6.9) та (6.10) справедливі для будь-якого числа логічних змінних. Для практики є корисними наслідки дії наведених правил, зокрема

$$\overline{\overline{x_1} \cdot \overline{x_2}} = x_1 + x_2;$$

$$\overline{\overline{x_1} + \overline{x_2}} = x_1 \cdot x_2.$$
 (6.11)

Тотожності алгебри логіки:

$$x \cdot y + x \cdot y = x;$$

$$x + x \cdot y = x;$$

$$x \cdot (\overline{x} + y) = x \cdot y;$$

$$(x + y) \cdot (y + z) = x + y \cdot z.$$

(6.12)

Надані тотожності використовуються при аналізі та синтезі логічних апаратів.

6.3. Логічна функція та її мінімізація

Логічною функцією називається функція виду

$$y = f(x_1, x_2, x_3, ..., x_n),$$
(6.13)

яка, як і її аргументи, може приймати тільки два значення, що відповідають логічним «1» або «0».

Логічна функція записується різними сполученнями операцій диз'юнкції та кон'юнкції змінних. Найбільш наочно логічна функція зображується за допомогою таблиці істинності.

Розглянемо побудову таблиці істинності з подальшим записом логічної функції для логічного апарату (рис. 6.3), на входах якого діють три логічні сигнали.

Під дією вхідних сигналів на виході логічного апарату формується логічний сигнал у. Часові діаграми, що характеризують зміну вхідних і вихідних сигналів логічного апарату, наведено на рис. 6.4.



Рисунок 6.3 – Логічний апарат



Рисунок 6.4 – Сигнали логічного апарату

Слід зазначити, що таблиця істинності і логічна функція є справедливими для періодично повторюваних логічних сигналів. Період повторюваності визначається як 2^n , де n – число вхідних логічних змінних. Для випадку, що розглядається, n=3. Тобто таблиця істинності буде мати на одному періоді вихідного сигналу *у* вісім номерів комбінацій станів тактових інтервалів вхідних сигналів. Для кожного номеру тактового інтервалу в табл. 6.1 у вигляді «1» та «0» записано комбінації вхідних і вихідних сигналів.

Комбінації логічних змінних, при яких *y* = 1, називають *конституентами одиниці* або *мінтернами*.

| № 3/П | <i>x</i> ₁ | <i>x</i> ₂ | <i>x</i> ₃ | У |
|-------|-----------------------|-----------------------|-----------------------|---|
| 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 1 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 0 | 1 | 1 | 1 |
| 5 | 1 | 1 | 1 | 1 |
| 6 | 1 | 0 | 1 | 0 |
| 7 | 1 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 |

Таблиця 6.1 – Таблиця істинності

Для зручності запису та наступного аналізу логічну функцію зображають у вигляді двох канонічних форм: суми добутків аргументів або добутків їх сум. Запис логічної функції у вигляді суми добутків змінних або їх інверсій називають *диз 'юнктивною нормальною формою* (ДНФ):

$$f(x_1; x_2; x_3) = \overline{x}_1 \cdot x_2 \cdot \overline{x}_3 + \overline{x}_1 \cdot x_2 \cdot x_3 + \overline{x}_1 \cdot \overline{x}_2 \cdot x_3 + x_1 \cdot \overline{x}_2 \cdot x_3.$$
(6.14)

Запис логічної функції у вигляді добутку сум змінних або їх інверсій називається кон іюнктивною нормальною формою (КНФ):

$$f(x_1; x_2; x_3) = x_1 \cdot (x_2 + x_3) \cdot (x_1 + \overline{x}_2 + x_3).$$
(6.15)

Для кожної логічної функції може існувати декілька рівносильних диз'юнктивних і кон'юнктивних форм. В той же час є тільки один вид ДНФ та КНФ, в якому логічна функція може бути записана однозначно. Цей вид запису називають досконалою диз'юнктивною нормальною формою (ДДНФ) та досконалою кон'юнктивною нормальною формою (ДКНФ).

У ДДНФ кожний додаток має у своєму складі усі аргументи (з інверсіями або без них) і не має однакових додатків.

У ДКНФ кожний співмножник зображує усі аргументи (з інверсіями або без них) і не має однакових співмножників.

Якщо логічну функцію задано таблицею істинності, то запис ДДНФ виконують таким чином. Із таблиці виписують набори логічних змінних, для яких логічна функції дорівнює одиниці, тобто для конституант одиниці. При цьому логічні змінні $x_i = 0$ замінюють на $\overline{x}_1 = 1$.

Так, для таблиці істинності (табл. 6.1) є п'ять перших наборів логічних змінних x_i , для яких логічна функція f = 1.

Запис ДДНФ має вигляд:

 $f(x_{1}; x_{2}; x_{3}) = \overline{x}_{1} \cdot \overline{x}_{2} \cdot \overline{x}_{3} + \overline{x}_{1} \cdot \overline{x}_{2} \cdot x_{3} + \overline{x}_{1} \cdot x_{2} \cdot x_{3} + \overline{x}_{1} \cdot x_{2} \cdot x_{3} + x_{1} \cdot x_{2} \cdot x_{3}.$ (6.16)

Для зображення логічної функції в ДКНФ виписують набори логічних змінних, для яких логічна функція дорівнює нулю, тобто для конституант нуля. При цьому логічні змінні $x_i = 1$ замінюють на $\overline{x} = 0$. Так, для табл. 6.1 ДКНФ має вигляд:

$$f(x_1; x_2; x_3) = (\bar{x}_1 + x_2 + \bar{x}_3) \cdot (\bar{x}_1 + x_2 + x_3) \cdot (\bar{x}_1 + x_2 + x_3).$$
(6.17)

Обидві форми запису логічної функції описують закон функціонування логічного апарату. Тому, при описі логічного апарату вибирають ту форму запису, для якої логічна функція в таблиці істинності має менше нулів або одиниць.

Завдання мінімізації логічної функції. Логічні функції, записані у вигляді ДДНФ або ДКНФ, служать основою для побудови електричних схем цифрових пристроїв.

Але досконалі форми запису логічних функцій не завжди є найекономічними, тому що їм властива деяка надлишковість інформації. Для усунення цього явища логічну функцію мінімізують (спрощують).

Мінімізація – це зведення логічної функції до такого виду, який припускає фізичну реалізацію з меншим числом логічних елементів і зв'язків між ними.

Найбільш поширеними методами мінімізації є:

– аналітичний метод;

– метод Квайна;

– метод карт Вейча та карт Карно.

Аналітичний метод мінімізації. Цей метод полягає в спрощенні логічної функції за допомогою аксіом, теорем і законів алгебри логіки. Метод є досить ефективним для малої кількості логічних змінних (як правило не більше трьох). Так, після застосування до логічної функції (6.16) законів з поглинання (6.7) та склеювання (6.8) вона набуває вигляду:

$$f(x_1; x_2; x_3) = \overline{x}_1 \cdot \overline{x}_2 + x_2 \cdot x_3.$$
 (6.18)

Метод Квайна. Мінімізація логічної функції за методом Квайна здійснюється в два етапи. На першому етапі здійснюється перехід від досконалої форми запису логічної функції (ДДНФ або ДКНФ). На другому етапі здійснюється перехід від скороченої форми запису до мінімізованої (МДНФ або МКНФ). Для одержання скороченої форми запису СДНФ в ДДНФ прирівнюють між собою додатки, з яких складається логічна функція. В процесі порівнянь виявляють такі додатки, які відрізняються тим, що одна із логічних змінних в одному з них зображена без інверсії:

$$x_1 \cdot x_2 \cdot x_3 + x_1 \cdot x_2 \cdot \overline{x}_1 = x_1 \cdot x_2.$$
(6.19)

Вказана операція виконується до тих пір, поки це можливо. Таким чином отримується СДНФ заданої логічної функції, яка у загальному випадку не є мінімальною.

На другому етапі мінімізації перехід від СДНФ до МДНФ полягає у вилученні всіх зайвих членів які не впливають на значення функції. Це виконується за допомогою імплікантної таблиці. Рядки цієї таблиці створюються додатками СДНФ, а стовбці – додатками ДДНФ. Клітинки таблиці, в яких перетинаються додатки СДНФ з додатками ДДНФ, які у своєму складі мають додатки СДНФ, позначають, наприклад, хрестиками (×). Мінімальна ДНФ буде створена додатками СДНФ, які відповідають хрестикам таблиці.

Приклад розрахунку. За допомогою метода Квайна мінімізуємо логічну функцію (6.16).

$$\begin{array}{c}
1 \\
2 \\
3 \\
4 \\
5
\end{array}$$

$$f(x_1; x_2; x_3) = \overline{x}_1 \cdot \overline{x}_2 \cdot \overline{x}_3 + \overline{x}_1 \cdot \overline{x}_2 \cdot x_3 + \overline{x}_1 \cdot x_2 \cdot x_3 + \overline{x}_1 \cdot x_1 \cdot x_2 \cdot x_2 \cdot x_3 + \overline{x}_1 \cdot x_2 \cdot x_3 + \overline{x}_1 \cdot x_2 \cdot x_3 +$$

Шукаємо пари додатків, що склеюються:

$$\underbrace{1}_{+} \underbrace{2}_{+} = \overline{x}_{1} \cdot \overline{x}_{2} \cdot \overline{x}_{3} + \overline{x}_{1} \cdot \overline{x}_{2} \cdot x_{3} = \overline{x}_{1} \cdot \overline{x}_{2} (\overline{x}_{3} + x_{3}) = \overline{x}_{1} \cdot \overline{x}_{2};$$

$$\underbrace{4}_{+} \underbrace{5}_{+} = \overline{x}_{1} \cdot x_{2} \cdot x_{3} + x_{1} \cdot x_{2} \cdot x_{3} = x_{2} \cdot x_{3} (\overline{x}_{1} + x_{1}) = x_{2} \cdot x_{3}.$$

$$(6.21)$$

Згідно з (6.20) і (6.21) СДНФ має вигляд:

$$f = \overline{x}_1 \cdot \overline{x}_2 + x_2 \cdot x_3 + \overline{x}_1 \cdot x_2 \cdot x_3.$$
(6.22)

3 урахуванням (6.20) і (6.22) створюємо імплікантну табл. 6.2.

| Прості імітанти | $\overline{x}_1 \cdot \overline{x}_2 \cdot \overline{x}_3$ | $\overline{x}_1 \cdot \overline{x}_2 \cdot x_3$ | $\overline{x}_1 \cdot x_2 \cdot x_3$ | $\overline{x}_1 \cdot x_2 \cdot x_3$ | $x_1 \cdot x_2 \cdot x_3$ |
|---------------------------------------|--|---|--------------------------------------|--------------------------------------|---------------------------|
| $\overline{x}_1 \cdot \overline{x}_2$ | × | × | | | |
| $x_2 \cdot x_3$ | | | X | × | × |
| $\overline{x_1} \cdot x_2 \cdot x_3$ | | | × | × | |

Таблиця 6.2 – Імплікантна таблиця

Із табл. 6.2 витікає, що імітанти $\overline{x}_1 \cdot \overline{x}_2$ і $x_2 \cdot x_3$ покривають всю функцію (6.16). Імітанта $\overline{x}_1 \cdot x_2 \cdot x_3$ є зайвою. Мінімізована ДНФ має вигляд:

 $f(x_1; x_2; x_3) = \overline{x}_1 \cdot \overline{x}_2 + x_2 \cdot x_3.$ (6.23)

Одержаний вираз (6.23) співпадає з (6.18).

6.4. Логічні елементи

Логічні елементи призначені для виконання логічних операцій. Будь-яку складну логічну функцію можна реалізувати за допомогою елементарних логічних елементів. Такий набір логічних елементів називають *базисом*.

Найпростішим базисом є набір трьох основних логічних елементів:

- схема «І» виконує операцію логічного множення (кон'юнкції);

- схема «АБО» виконує операцію логічного додавання (диз'юнкції);

- схема «НЕ» виконує операцію інверсії.

Існують інші базиси, в яких за допомогою обраного набору логічних елементів можна реалізувати операції І-НЕ чи АБО-НЕ.

Базис I, АБО, НЕ використовують на початковій стадії проєктування для побудови функціональної схеми. Для схемної реалізації пристроїв використовуються базиси І-НЕ чи АБО-НЕ. На рис. 6.5 наведено позначення логічних елементів, які реалізують логічні функції.

Для оцінки властивостей логічних елементів використовують статичні та динамічні характеристики.

До статичних характеристик логічних елементів відносять:

– середню потужність, що споживається логічним елементом від джерела живлення:

$$P_c = \frac{P_c^0 + P_c^1}{2},$$
 (6.24)

де P_c^0 і P_c^1 – потужності, що споживаються, в стані логічних «0» і «1»;

– вихідна напруга логічного елемента в станах «0» – $U_{\scriptscriptstyle eux}^0$, та «1» – $U_{\scriptscriptstyle eux}^1$;

– вихідний струм логічного елемента в станах «0» – I_{eux}^0 , та «1» – I_{eux}^1 ;

– вхідна напруга логічного елемента в станах «0» – U_{ex}^{0} , та «1» – U_{ex}^{1} ;

– вхідний струм логічного елемента в станах «0» – I_{ex}^{0} , та «1» – I_{ex}^{1} ;

– коефіцієнт об'єднання за входом $K_{o\delta}$, що визначає число входів логічного елемента, призначених для подачі логічних змінних;

– коефіцієнт розгалуження за входом K_p , що визначає число входів логічних елементів однієї серії, які можуть бути приєднані до виходу попереднього логічного елемента.



Рисунок 6.5 – Логічні елементи: *a* – повторювач (buffer); *б* – елемент НЕ (NOT); *в* – елемент I (AND); *г* – елемент АБО (OR); *д* – елемент I-HE (NAND); *е* – елемент АБО-НЕ (NOR); *ж* – суматор за модулем 2 (XOR); *з* – елемент I-АБО (AND-OR); *к* – елемент I-АБО-НЕ (AND-NOR) На рис. 6.6 наведено вихідну характеристику $U_{_{eux}} = f(U_{_{ex}})$ логічного елемента.



Рисунок 6.6 – Вихідна характеристика логічного елемента

Передавальна характеристика має три області.

Перша область обмежена мінімальною величиною вихідного сигналу $U_{gux} = U_{gux\,\min}^1$, що відповідає стану логічної «1».

Друга область відповідає логічному перепаду $U_n = U_{sux \min}^1 - U_{sux \max}^0$. В цій області логічний елемент знаходиться в активному режимі роботи.

Третя область відповідає стану логічного «0». Границя цієї області визначається як $U_{_{\it eux}} = U_{_{\it eux}\,_{\rm max}}^0$. Статичні характеристики $U_{_{\it eux}}^1$, $U_{_{\it eux}\,_{\rm min}}^1$, $U_{_{\it eux}}^0$ та $U_{_{\it eux}\,_{\rm max}}^0$ є паспортними величинами конкретних логічних елементів.

Важливим характером логічного елемента є статична завадостійкість, яка визначається величиною напруги завади, що може викликати його хибне перемикання:

$$U_{3} = U_{\text{ex min}}^{1} - U_{\text{ex max}}^{0}.$$
 (6.25)

До динамічних характеристик логічних елементів відносять:

– час затримки передачі логічного елемента, який представляє собою інтервал часу між вхідним і вихідним сигналами, виміряні на рівні 0,5 амплітуди сигналу (рис. 6.7);

– середній час затримки передачі сигналу:

$$t_{3c} = \frac{t_{3}^{1,0} - t_{3}^{0,1}}{2}; (6.26)$$

– максимальна робоча частота f_{\max} – це частота, при якій зберігається працездатність логічного елемента:



$$f_{\max} = \frac{1}{t_0^{0,1} + t_0^{1,0}}.$$
(6.27)

Рисунок 6.7 – Затримка передачі логічного елемента

Приклад розрахунку. Необхідно реалізувати в базисі І, АБО, НЕ логічну функцію (6.15).

Для реалізації наданої функції необхідно три елементи НЕ, п'ять тривходових елементів І та один п'ятивходовий елемент АБО. Схему реалізацію функції (6.15) наведено на рис. 6.8. Схемна реалізація мінімізованої розглянутої логічної функції, виконаної згідно (6.22), наведено на рис. 6.9.



Рисунок 6.8 – Схемна реалізації логічної функції



Рисунок 6.9 – Схемна реалізація мінімізованої логічної функції

Порівняння схем на рис. 6.8 і рис. 6.9 вказує на те, що в результаті мінімізації логічної функції (6.15) значно зменшується число елементів і з'єднань між ними, що є технічно і економічно доцільним.

6.5. Синтез логічних пристроїв у базисі І-НЕ та АБО-НЕ

При побудові логічного пристрою не використовується функціонально повна система логічних елементів, яка реалізує усі три основні логічні елементи I, АБО, НЕ. На практиці з метою скорочення номенклатури елементів використовують тільки елементи I-НЕ та АБО-НЕ, або один із цих елементів.

Реалізація логічної функції на елементах І-НЕ (АБО-НЕ) здійснюється в такій послідовності:

- одержують логічну функцію в формі ДНФ або КНФ;

- в результаті мінімізації одержують МДНФ або МКНФ;

– після цього мінімізовану функцію двічі інвертують і перетворюють за правилами де Моргана з подальшим записом із використанням операцій І-НЕ – *функція Шефера* (АБО-НЕ – *стрілка Пірса*).

Приклад розрахунку. Побудувати логічний пристрій на елементах І-НЕ, який реалізує логічну функцію (6.23)

$$f(x_1; x_2; x_3) = \overline{x}_1 \cdot \overline{x}_2 + x_2 \cdot x_3.$$

Схемну реалізація наданої логічної функції в базисі І, АБО, НЕ наведено на рис. 6.8. Для переходу до базису І-НЕ виконаємо інверсію заданої функції:

$$\overline{f}(x_1; x_2; x_3) = \overline{\overline{x_1} \cdot \overline{x_2} + x_2 \cdot x_3} = \overline{(\overline{x_1} \cdot \overline{x_2})} \cdot \overline{(x_2 \cdot x_3)}.$$
(6.28)

Ще раз виконаємо інверсію одержаного виразу (6.28):

$$\overline{\overline{f}}(x_1; x_2; x_3) = \overline{\overline{(\overline{x_1} \cdot \overline{x_2})} \cdot \overline{(x_2 \cdot x_3)}}.$$
(6.29)

Для схемної реалізації одержаної логічної функції потрібно два елемента НЕ і три елемента І-НЕ. Елемент НЕ легко одержати з елемента І-НЕ за рахунок об'єднання його входів. Електричну схему, що реалізує логічну функцію (6.23), наведено на рис. 6.10.



Рисунок 6.10 – Схемна реалізація логічної функції

Приклад розрахунку. Побудувати логічний пристрій для керування перетворювачем постійної напруги електричного транспортного засобу.

Логічний пристрій формує імпульсні послідовності, які керують силовими ключами перетворювача. Спрощену електричну схему перетворювача наведено на рис. 6.11.

Вхідними сигналами логічного пристрою є:

– вихідний сигнал широтно-імпульсного модулятора ШІМ;

– сигнали керування процесами руху U_x.

Керування процесом руху здійснюється:

- сигналом команди «Вперед» у вигляді логічної «1»;

- сигналом команди «Назад» у вигляді логічного «0»;

- сигналом команди «Тяга» у вигляді логічної «1»;

- сигналом команди «Гальмування» у вигляді логічного «0».

Сигнали команд «Вперед», «Назад», «Тяга» і «Гальмування» подаються в систему керування (*CK*) із пульта керування електричним транспортним засобом. Надходження однієї зі всіх заданих команд визначає алгоритм перемикання силових ключів VS_1 , VS_2 , VS_3 , VS_4 силової схеми перетворювача.

В табл. 6.3 наведено алгоритм роботи силових ключів перетворювача для різних режимів руху електричного рухомого засобу. У таблиці прийнято такі позначення: «1» – постійно замкнутий силовий ключ; «1 (ШІМ)» – силовий ключ здійснює перемикання під дією сигналу широтно-імпульсного модулятора; «0» – постійно розімкнутий силовий ключ.



Рисунок 6.11 – Спрощена електрична схема перетворювача

| Режим руху | | Тиристори | | | | |
|-------------|----------|-----------|---------|-----------------|---------|--|
| | | VS_1 | VS_2 | VS ₃ | VS_4 | |
| Тяга | «Вперед» | 1 (ШІМ) | 0 | 0 | 1 | |
| | «Назад» | 0 | 1 | 1 (ШІМ) | 0 | |
| Гальмування | «Вперед» | 0 | 1 (ШІМ) | 0 | 0 | |
| | «Назад» | 0 | 0 | 0 | 1 (ШІМ) | |

Таблиця 6.3 – Алгоритм роботи силових ключів перетворювача

Відповідно до табл. 6.3 і прийнятих позначень складено таблицю істинності (табл. 6.4) функціонування логічного пристрою, блок-схему якого наведено на рис. 6.12.



Рисунок 6.12 – Блок-схема логічного пристрою

| Габлиця 6.4 – | Таблиця | істинності | |
|---------------|---------|------------|--|
| | | | |

| N⁰ | X_1 | X_{2} | <i>X</i> ₃ | Y_1 | <i>Y</i> ₂ | <i>Y</i> ₃ | Y_4 |
|----|-------|---------|-----------------------|-------|-----------------------|-----------------------|-------|
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 |
| 2 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 3 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 4 | 0 | 1 | 1 | 0 | 1 | 1 | 0 |
| 5 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 6 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 7 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 8 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |

З табл. 6.4 одержано систему логічних рівнянь, які описують закон функціонування логічного пристрою:

$$\begin{cases} y_{1} = x_{1} \cdot x_{2} \cdot x_{3}, \\ y_{2} = \overline{x}_{1} \cdot x_{2} \cdot \overline{x}_{3} + \overline{x}_{1} \cdot x_{2} \cdot x_{3} + x_{1} \cdot \overline{x}_{2} \cdot x_{3}, \\ y_{3} = \overline{x}_{1} \cdot x_{2} \cdot x_{3}, \\ y_{4} = x_{1} \cdot x_{2} \cdot \overline{x}_{3} + x_{1} \cdot x_{2} \cdot x_{3} + \overline{x}_{1} \cdot x_{2} \cdot x_{3}. \end{cases}$$
(6.30)

На рис. 6.13 наведено принципову електричну схему реалізації системи рівнянь (6.30) в базисі І-НЕ. На рис. 6.13 прийнято такі позначення: X_1 – двійковий логічний сигнал, що відповідає команді «Вперед», «Назад»; X_2 – двійковий логічний сигнал, що відповідає команді «Тяга», «Гальмування»; X_3 – двійковий логічний сигнал, що відповідає вхідному сигналу широтноімпульсної модуляції сигналу керування. Вихідні сигнали Y_1 , Y_2 , Y_3 , Y_4 відповідають станам тиристорів VS_1 , VS_2 , VS_3 , VS_4 .



Рисунок 6.13 – Принципова схема логічного пристрою

У бібліотеці Simulink Library Browser є набір ідеальних Logical Operator, які не дають можливість моделювати імпульсні пристрої, побудовані на логічних елементах. Цей недолік відсутній у моделях логічних елементів, які наведено на рис. 6.14.



Рисунок 6.14 – Імітаційна модель логічного елемента І-НЕ

В моделі $U_{o \max}$ визначає максимальну величину напруги логічного «0».

На рис. 6.14 наведено модель логічного елемента I-HE (NAND), а на рис. 6.15 наведено осцилограми вхідних U_1 , U_2 і вихідного U_3 сигналів.



Рисунок 6.15 – Сигнали логічного елемента І-НЕ

В наведеній моделі $U_{1\text{max}}$ визначає величину U_{max}^1 , а $U_{0\text{max}}$ – це U_{max}^0 реальних логічних елементів. Наприклад, для логічного елемента К561ЛА7 $U_{\text{max}}^1 \ge 7,2$ В, а $U_{\text{max}}^0 \ge 2,9$ В.

6.6. Тригери

Тригер представляє собою пристрій з двома стійкими станами, що вміщує в собі елемент пам'яті і схему керування. Схема керування перетворює вхідну інформацію в комбінацію сигналів, які безпосередньо діють на елемент пам'яті. В основу класифікації тригерів покладено дві основні ознаки:

– функціональна;

– спосіб запису інформації в тригер.

Функціональна класифікація визначається виглядом логічної функції, що характеризує стани входів і виходів тригера в момент часу до перемикання t^n і після перемикання t^{n+1} .

Відповідно до функціональної класифікації розрізняють такі тригери: *R-S*, *D*, *T*, *j-K*.

Класифікація за способом запису інформації характеризує хід процесу запису інформації в тригер. За цією класифікацією тригери розподіляють на дві групи: *асинхронні* і *тактовні* (*синхронізовані*).

В асинхронному тригері запис інформації відбувається безпосередньо під дією інформаційних сигналів. Запис інформації в тактовний тригер здійснюється за подачею тактового (синхронізуючого) імпульсу. Для цього тактовний тригер має спеціальний вхід. Тактовні тригери мають таке позначення: *R-S_t*, *D_t*, *T_t*, *j-K_t*.

У свою чергу, тактовні тригери підрозділяються на тригери, запис інформації в яких відбувається за попереднім фронтом тактового імпульсу, і на тригери, запис інформації в яких відбувається за заднім фронтом тактового імпульсу. В таких тригерах діє затримка запису інформації на час дії кожного n-го тактового імпульсу – це однотактні тригери (n=1). У багатотактовних тригерах перемикання відбувається з переходом n-го тактового імпульсу.

R-S-тригер. Тригером *R-S* типу називають логічний пристрій з двома стійкими станами, які мають два інформаційні входи *R* і *S*. При R = 0 і S = 1 на виході тригера діє логічний сигнал Q = 1, а при R = 1 і S = 0 діє логічний сигнал Q = 0. Відповідно до стану вихідного сигналу тригера, вхід *S* називають *одиничним входом*, а вхід R - нульовим.

Закон функціонування *R*-*S*-тригера наведено в табл. 6.5, з якої видно, що стан вихідного сигналу *R*-*S*-тригера не змінюється (тобто $Q^{n+1} = Q^n$), якщо на обох входах діють логічні сигнали «0». При подачі на вхід *R* логічного сигналу «0», а на вхід *S* логічного сигналу «1», то підтверджується попередній стан вихідного сигналу, якщо він був $Q^n = 1$, і виконується перемикання, якщо $Q^n = 0$.

| t | t^{n+1} | |
|-------|----------------|--------------|
| R^n | S ⁿ | $Q^{^{n+1}}$ |
| 0 | 0 | Q^n |
| 0 | 1 | 1 |
| 1 | 0 | 0 |
| 1 | 1 | × |

Таблиця 6.5 – Закон функціонування *R-S*-тригера

Подача на вхід R логічного сигналу «1», а на вхід S логічного сигналу «0» викликає установку на виході тригера сигналу Q = 0.

При одночасній подачі на входи R і S логічного сигналу «1» тригер приймає невизначений стан. Тому логічні пристрої з використанням R-S-тригера будують так, щоб уникнути одночасної комбінації вхідних сигналів R = S = 1. Практичні схеми R-S-тригера будують на логічних елементах I-HE, АБО-HE.

На рис. 6.16 наведено схему *R-S*-тригера, побудованого на логічних елементах АБО-НЕ, а на рис. 6.17 – його вхідні та вихідні сигнали.



Рисунок 6.16 – Схема *R-S*-тригера на логічних елементах АБО-НЕ

На рис. 6.18 наведено схему *R-S*-тригера з інверсним керуванням, побудованого на логічних елементах I-HE, а на рис. 6.19 – його вхідні та вихідні сигнали.

При інверсному керуванні *R-S*-тригером перемикання здійснюються логічним сигналом «0».


Рисунок 6.17 – Вхідні та вихідні сигнали *R-S*-тригера



Рисунок 6.18 – Схема *R-S*-тригера, побудованого на логічних елементах І-НЕ



Рисунок 6.19 – Вхідні та вихідні сигнали *R-S*-тригера, побудованого на логічних елементах І-НЕ

На рис. 6.20 наведено імітаційну модель *R-S*-тригера, яку побудовано на логічних елементах I-HE.



Рисунок 6.20 – Імітаційна модель *R-S*-тригера, побудованого на логічних елементах І-НЕ

Епюри сигналів, що діють в моделі *R-S*-тригера, побудованого на логічних елементах I-HE, наведено на рис. 6.21.



Рисунок 6.21 – Вхідні та вихідні сигнали *R-S*-тригера, побудованого на логічних елементах І-НЕ

D-тригер. D-тригером, відомим в літературі як «тригер затримки», є логічний пристрій з одним інформаційним входом *D* і двома стійкими станами. Закон функціонування *D*-тригера визначається згідно табл. 6.6.

Таблиця 6.6 – Закон функціонування *D*-тригера

| t^n | t^{n+1} |
|-------|--------------|
| D^n | $Q^{^{n+1}}$ |
| 0 | 0 |
| 1 | 1 |

Із табл. 6.6 витікає, що стан вихідного сигналу D-тригера в момент часу t^{n+1} співпадає з вхідним сигналом, який діє в момент часу t^n . Найбільш поширеним в інтегральних мікросхемах є тактуємий D-тригер (рис. 6.22). На рис. 6.23 наведено епюри напруг, що діють на входах і виходах D-тригера.



Рисунок 6.22 – Схема тактуємого *D*-тригера



Рисунок 6.23 – Вхідні та вихідні сигнали Д-тригера

Запис вхідного сигналу, що діє на *D*-вході в тригер, відбувається під дією найближчого тактового імпульсу, який подається на вхід *C*.

Т-тригер. *Т*-тригером (рахунковий тригер) називають пристрій з двома стійкими станами і входом *T*, який змінює стан свого виходу кожним наступним вхідним сигналом.

Умовне позначення *Т*-тригера наведено на рис. 6.24, а епюри напруг, які діють на його вході та виході, наведено на рис. 6.25.



Рисунок 6.24 – Схема Т-тригера



Рисунок 6.25 – Епюри вхідних та вихідних сигналів Т-тригера

Т-тригер виконує ділення частоти вхідного сигналу на два.

Режим *T*-тригера можна одержати на основі *D*-тригера, якщо з'єднати його інформаційний вхід *D* з інверсним виходом \overline{Q} , тобто зробити $D = \overline{Q}$ (рис. 6.26), а вхідний сигнал подавати на тактуючий вхід *C*. У такій схемі кожна зміна вхідного сигналу з «1» в «0» переводить тригер у новий стан.



Рисунок 6.26 – Режим Т-тригера на основі Д-тригера

j-К-тригер. Тригером *j-К* типу називають пристрій з двома сталими станами і двома входами *j* та *K* (рис. 6.27). Зміна станів вихідних сигналів відбувається згідно з табл. 6.7.



Рисунок 6.27 – Схема *ј-К*-тригера

Таблиця 6.7 – Закон функціонування *ј-К*-тригера

| t | n | t^{n+1} |
|-------|-------|------------------|
| j^n | K^n | $Q^{^{n+1}}$ |
| 0 | 0 | Q^n |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | \overline{Q}_n |

При j = K = 0 тригер зберігає попередній стан $Q^{n+1} = Q^n$. Комбінації сигналів на входах тригера j = 0, K = 1 та j = 1, K = 0 надають змогу перемикань відповідно в стани $Q^{n+1} = 0$ та $Q^{n+1} = 1$.

Тригер *j-К* типу відноситься до переліку *універсальних*. На його основі за рахунок виконання комутацій можна одержати схеми, що виконують функції *R-S-*, *D-* та *T-*тригерів. Схеми таких тригерів, побудованих на базі *j-К-*тригера, наведено на рис. 6.28.



Рисунок 6.28 – Схеми тригерів, побудованих на базі *j*-*K*-тригера: *a* – синхронний *T*-тригер; *б* – синхронний *D*-тригер; *в* – синхронний *R*-*S*-тригер

Перемикання в тригерах відбувається при змінах синхронізуючого сигналу з «1» в «0».

6.7. Регістри

Регістрами називають пристрої, які виконують функції прийому, зберігання та передачі інформації. Інформація в регістрі зберігається у вигляді числа (слова), яке має вигляд комбінації логічних «0» та «1». Кожному розряду числа, записаному в регістр, відповідає розряд регістру, який виконано на тригері.

Для побудови регістрів, як правило, застосовують R-S, R- S_t , D, D_t та j- K_t тригери.

Основною класифікаційною ознакою, за якою розрізняють регістри, є спосіб запису інформації. Згідно цієї ознаки регістри поділяють на послідовні, паралельні та паралельно-послідовні.

Послідовний регістр має послідовний запис інформації за рахунок послідовного переносу інформації тактуємими імпульсами.

В *паралельному регістрі* запис інформації здійснюється паралельним кодом, тобто у всі розряди одночасно; він є найбільш швидкодіючим.

Паралельно-послідовний регістр має входи як для паралельного так і для послідовного запису інформації.

Залежно від кількості каналів передачі інформації на входи регістрів, розрізняють регістри однофазного та парафазного виду. В *однофазних регістрах* інформація надходить тільки за одним каналом, а у *парафазних* – за двома каналами (прямому та інверсному). Однофазні регістри виконують на *D*-тригерах, а парафазні – на *R-S*-тригерах.

Регістр зсуву – це послідовний регістр, у якому здійснюється зсув двійкової інформації в розряд за розрядом. Зсув інформації може відбуватися в напрямі від молодшого розряду до старшого (зсув праворуч), або від старшого до молодшого (зсув ліворуч).

На рис. 6.29 наведено електричну схему регістра зсуву, побудованого на *D*-тригерах, а на рис. 6.30 – часові діаграми його роботи.



Рисунок 6.29 – Електрична схема регістра зсуву



Рисунок 6.30 – Часові діаграми регістра зсуву

6.8. Лічильник імпульсів Джонсона

Основою лічильника імпульсів Джонсона є кільцевий зсуваючий регістр, у якого є один перехресний зв'язок, що забезпечує перезапис інформації в один із розрядів регістра, при прямому перезапису інформації в останніх розрядах. Такі лічильники широко застосовуються в системах керування напівпровідникових перетворювачів електричної енергії.

Розглянемо роботу лічильника з $K_p = 6$, побудованого на *j*-*K*-тригерах, як це показано на рис. 6.31. Нехай у вихідному положенні в лічильник записано код 000 ($Q_1 = Q_2 = Q_3 = 0$). У цьому випадку *k*-входи першого і другого тригерів будуть відкриті, а *j*-входи — закриті. У тригері третього розряду за рахунок перехресного зв'язку *k*-вхід закритий, *j* — відкритий.

Під дією вхідного імпульсу U_t лічильник перейде до коду 100. Другий вхідний імпульс виконає зсув інформації на один розряд і в лічильнику встановиться код 110. Третій імпульс встановить код 111. Четвертий вхідний імпульс встановить третій розряд в 0 і підтверджує стани першого і другого розрядів (код 011). П'ятий імпульс встановить код 001. І на останок, шостий імпульс встановлює в лічильнику початковий стан, який відповідає коду 000.

Таким чином, розглянутий лічильник має шість усталених станів, які змінює під дією вхідних імпульсів, виконуючи їх рахунок за модулем M = 6.



Рисунок 6.31 – Лічильник Джонсона

Експериментальні дослідження лічильника Джонсона можна виконати на імітаційній моделі, яку показано на рис. 6.32. В моделі вхідні імпульси U_t формуються перетворювачем напруги в частоту (*PNHs*). Частота вихідних імпульсів *PNHs* змінюється під дією сигналу напруги керування U_{κ} . Епюри вихідних сигналів імітаційної моделі наведено на рис. 6.33.



Рисунок 6.32 – Імітаційна модель лічильника Джонсона



Рисунок 6.33 – Епюри вихідних сигналів лічильника Джонсона

6.9. Імпульсні пристрої на логічних елементах

За принципом побудови імпульсні пристрої на інтегральних логічних елементах відрізняються від цифрових наявністю *RC*-кіл. додаткових Проєктування пристроїв включає врахування параметрів таких ряду інтегральних логічних елементів, які точно не наведено в довідниках. Це пов'язано з тим, що величини вхідних і вихідних сигналів різних інтегральних логічних елементів відрізняються між собою. На рис. 6.34 наведено форму сигналу логічного елемента.



Рисунок 6.34 – Форма сигналу логічного елемента

Характерною особливістю логічного елемента є те, що зміна вхідного сигналу в діапазоні

$$\Delta U^{0} = U_{\max}^{0} - U_{\min}^{0} \tag{6.31}$$

сприймається як логічний сигнал, який відповідає «0». Зміна сигналу в діапазоні

$$\Delta U^{1} = U_{\rm max}^{1} - U_{\rm min}^{1} \tag{6.32}$$

відповідає логічній «1». Наведені величини напруг є різними для кожного окремо взятого логічного елемента. На їх величини впливають напруга живлення логічного елемента, температура навколишнього середовища. Розкид наведених параметрів логічних елементів ускладнює одержання адекватності розрахункових параметрів імпульсних пристроїв на їх основі від параметрів їх практичних реалізацій. Розрахункові параметри імпульсних пристроїв, побудованих на логічних елементах, коригуються під час їх налаштовування. Схема затримки імпульсу. Даний пристрій застосовується для затримки переднього і заднього фронтів вихідного імпульсу відносно вхідного. Принципову електричну схему пристрою наведено на рис. 6.35, а епюри напруг зображено на рис. 6.36.



Рисунок 6.35 – Схема затримки імпульсу



Рисунок 6.36 – Епюри напруг

Електричні процеси в схемі затримки імпульсу визначаються процесами заряду та розряду конденсатора RC-ланки. Заряд конденсатора C здійснюється вихідною напругою U_2 логічного елемента $DD_{1.1}$ через резистор R_0 . Величину опору резистора R вибирають значно більшою від вихідного опору $DD_{1.1}$ в

режимі формування логічного сигналу «1». Напруга на конденсаторі змінюється за законом

$$U_{3}'(t) = U_{2} \cdot \left(1 - e^{-t/T}\right), \tag{6.33}$$

де $T = R \cdot C$;

$$U_2 = U_{\text{max}}^1.$$
 (6.34)

В момент часу t_2 напруга на конденсаторі $U'_3(t)$ досягає величини U^0_{\max} , що викликає зміни вихідного сигналу U_4 логічного елемента $DD_{1,2}$. Величина затримки спаду вихідного імпульсу дорівнює

$$\Delta t_1 = t_2 - t_1. \tag{6.35}$$

Із (6.33) з урахуванням значень величин напруг U_2 і U_3 одержуємо:

$$e^{-t/T} = 1 - \frac{U_{\text{max}}^0}{U_{\text{max}}^1}.$$
 (6.36)

Взявши натуральний логарифм від лівої і правої частин рівняння (6.36) одержуємо:

$$t_2 = -T_m \cdot \left(1 - \frac{U_{\text{max}}^0}{U_{\text{max}}^1}\right). \tag{6.37}$$

Затримка моменту наростання вихідного імпульсу визначається процесом розряду конденсатора *C*:

$$U_{3}''(t) = U_{\max}^{1} \cdot e^{-t/T}.$$
 (6.38)

Коли величина напруги $U''_{3}(t)$ досягає величини U^{0}_{max} в момент часу t_{4} логічний елемент $DD_{1,2}$ змінює стан свого виходу з «0» в «1».

Виконавши перетворення рівняння

$$e^{-t/T} = \frac{U_{\text{max}}^0}{U_{\text{max}}^1}$$
(6.39)

аналогічно до перетворення рівняння (6.37), одержуємо величину часу t_4 :

$$t_4 = -T_m \cdot \ln \frac{U_{\max}^0}{U_{\max}^1}.$$
 (6.40)

Затримка на наростання вихідного сигналу схеми затримки дорівнює:

$$\Delta t_2 = T_4 - T_3. \tag{6.41}$$

Скорочувальний ланцюг. У випадку, коли потрібно з широкого імпульсу одержати імпульс меншої тривалості, застосовується скорочувальний ланцюг. Аналогічну операцію виконує диференціювальна ланка. Суттєвим недоліком такої ланки є висока чутливість до високочастотних завад. Застосування у скорочувальному ланцюзі операції інтегрування значно підвищує завадостійкість.

Електричну схему скорочувального ланцюга, побудованого на логічних елементах $DD_{1.1}...DD_{1.3}$, наведено на рис. 6.37, а часові діаграми – на рис. 6.38.



Рисунок 6.37 – Електрична схема скорочувального ланцюга



Рисунок 6.38 – Часові діаграми скорочувального ланцюга

Згідно рис. 6.38 в момент часу t_1 на входах логічного елемента $DD_{1,2}$, який виконує логічну операцію І-НЕ, діють вхідний сигнал U_1 і сигнал U_3 , що сформований *RC*-ланкою із вихідного сигналу логічного елемента $DD_{1,1}$.

Сигнал U_3 змінюється в часі в процесі розряду конденсатора C через резистор R і вихідний опір логічного елемента $DD_{1,1}$:

$$U_{3}(t) = U_{\max}^{1} \cdot e^{-t/T}, \qquad (6.42)$$

де $T = R \cdot C$.

Коли напруга на конденсаторі досягає в момент часу t_2 величини U_{\max}^0 логічний елемент $DD_{1,2}$ змінює стан свого вихідного сигналу. В результаті цього на виході логічного елемента $DD_{1,2}$ і його інверсії на виході логічного елемента $DD_{1,2}$ і його інверсії на виході логічного елемента $DD_{1,3}$ формується імпульс

$$t_i = t_2 - t_1. \tag{6.43}$$

Тривалість вихідного імпульсу визначається як

$$t_i = -T_m \cdot \ln \frac{U_{\text{max}}^0}{U_{\text{max}}^1}.$$
(6.44)

На рис. 6.39 наведено імітаційну модель скорочувальної ланки, а на рис. 6.40 – осцилограми її сигналів.



Рисунок 6.39 – Імітаційні моделі скорочувальних ланок: *а* – з ланкою на *RC*-елементах; *б* – з аперіодичною ланкою



Рисунок 6.40 – Сигнали скорочувальної ланки

Із рис. 6.40 витікає, що мінімальна тривалість вхідного імпульсу скорочувальної ланки залежить від тривалості інтервалів розряду і заряду конденсатора. Зменшення часу заряду конденсатора досягається доповненням схеми скорочувальної ланки транзистором, як це показано на рис. 6.41.



Рисунок 6.41 – Електрична схема скорочувальної ланки з доповненим транзистором

У такій схемі відновлення заряду конденсатора здійснюється не від вихідної напруги логічного елемента $DD_{1.1}$, а через транзистор VT від джерела живлення +*E*. Зазвичай, як таке джерело використовують напругу живлення логічних елементів.

Питання для самоконтролю до розділу 6

- 1. Що вивчає алгебра логіки?
- 2. Які операції відносяться до операцій логічного додавання?
- 3. Які операції відносяться до операцій логічного множення?
- 4. Які операції відносяться до операцій інверсії?
- 5. У чому полягає принцип дуальності, що діє в алгебрі логіки?
- 6. Про що стверджує теорема де Моргана?
- 7. Які існують тотожності алгебри логіки?
- 8. Яка функція в алгебрі логіки називається логічною?
- 9. Що в алгебрі логіки називають конституентами одиниці?

10. Який запис логічної функції називають диз'юнктивною нормальною формою, а який кон'юнктивною нормальною формою?

11. Що називається мінімізацією логічної функції?

12. Які методи мінімізації логічної функції є найбільш поширеними?

13. У чому полягає аналітичний метод мінімізації логічної функції?

14. Які базиси використовуються для схемної реалізації логічних пристроїв?

15. Що відноситься до статичних характеристик, які використовуються для оцінки властивостей логічних елементів?

16. Що визначає коефіцієнт об'єднання за входом?

17. Що визначає коефіцієнт розгалуження за входом?

18. Які області має передавальна характеристика логічного елемента?

19. Яким чином визначається статична завадостійкість логічного елемента?

20. Що відноситься до динамічних характеристик, які використовуються для оцінки властивостей логічних елементів?

21. Що являє собою час затримки передачі логічного елемента?

22. Що називається максимальною робочою частотою логічного елемента?

- 23. Які логічні операції мають назву функції Шефера і стрілки Пірса?
- 24. Що представляє собою тригер?
- 25. Які основні ознаки покладено в основу класифікації тригерів?
- 26. Які тригери розрізняють відповідно до функціональної класифікації?
- 27. Які тригери розрізняють за способом запису інформації в тригер?
- 28. Яким чином відбувається запис інформації в асинхронному тригері?
- 29. Яким чином відбувається запис інформації в тактовному тригері?

30. Що називається тригером *R-S* типу?

- 31. Що називається *D*-тригером?
- 32. Що називається Т-тригером?

33. На основі якого тригера і як саме можна одержати режим Т-тригера?

34. Що називається тригером *j*-К типу?

35. Який тип тригерів відноситься до переліку універсальних?

36. Які пристрої називають регістрами?

37. Як класифікуються регістри за способом запису інформації?

- 38. Яким чином здійснюється запис інформації в послідовному регістрі?
- 39. Яким чином здійснюється запис інформації в паралельному регістрі?
- 40. На основі яких тригерів виконують однофазні та парафазні регістри?
- 41. Що називається регістром зсуву?
- 42. Що є основою лічильника імпульсів Джонсона?
- 43. Для яких цілей застосовується схема затримки імпульсу?
- 44. У яких випадках застосовується скорочувальний ланцюг?

РОЗДІЛ 7

ФУНКЦІОНАЛЬНІ МІКРОЕЛЕКТРОННІ ПРИСТРОЇ

7.1. Регульований селективний RC-підсилювач

На рис. 7.1 наведено електричну схему селективного *RC*-підсилювача з автоматичним налаштовуванням на частоту вхідного сигналу. Ширина діапазону регулювання частоти і лінійності регулювальної характеристики досягається застосуванням в селективному *RC*-підсилювачі з передавальною функцією (4.84) регулювання сталих часу T_1 і T_2 .



Рисунок 7.1 – Регульованій селективний *RC*-підсилювач

Зміна сталих часу, які визначають резонансну частоту селективного *RC*-підсилювача, здійснюється одночасною зміною величин провідностей вхідних кіл інтеграторів, що виконано на операційних підсилювачах *DA*₂ і *DA*₃.

Вхідні кола інтеграторів являють собою послідовні з'єднання резисторів R_5 , R_6 і ключів S_1 , S_2 . Керування ключами здійснюється послідовністю прямокутних імпульсів з тривалістю

$$t_i = \gamma \cdot t. \tag{7.1}$$

Імпульсну послідовність одержують як результат порівняння в широтноімпульсному модуляторі сигналів керування $U_{\kappa}(t)$ та опорного $U_{on}(t)$.

Епюри змін вказаних сигналів наведено на рис. 7.2.



Рисунок 7.2 – Епюри сигналів в широтно-імпульсному модуляторі

Двічі за період імпульсів керування вхідні кола змінюють свій стан. На інтервалі $0 \le t \le \gamma \cdot t$ ключі знаходяться у замкненому стані. В цей час провідності вхідних кіл інтеграторів

$$q_{\gamma t} = \frac{1}{R_{j}},\tag{7.2}$$

а сталі часу інтеграторів

$$T_i = R_i \cdot C_i. \tag{7.3}$$

На цьому інтервалі часу селективний *RC*-підсилювач являє собою замкнуту неперервну структуру.

На інтервалі часу $\gamma \cdot t \leq t \leq T$ ключі розімкнуті; в цей час провідності вхідних кіл інтеграторів

$$q_{(1-\gamma)T} = 0. (7.4)$$

Стрибок сталих часу до значення $T_i \to \infty$ викликає розмикання системи відносно приростів вхідного сигналу U_{ex} .

Із наведеного витікає, що включення до складу вхідних кіл інтеграторів комутуючих елементів перетворює селективний *RC*-підсилювач в систему з періодично змінними параметрами.

Висока частота комутації ключів відносно частоти гармонічної складової вхідного сигналу U_{ex} дає змогу застосовувати інтегральний підхід для аналізу процесів, що протікають в селективному *RC*-підсилювачі. Заміна послідовного з'єднання періодично комутуємого ключа і резистора еквівалентним ланцюгом з середньозвішеною провідністю

$$q_{cep} = \frac{1}{T} \cdot \int_{0}^{\gamma T} \frac{1}{R_i} \cdot dt$$
(7.5)

дає змогу одержати вираз для еквівалентної сталої часу

$$T_{ie} = \frac{R_i \cdot C_i}{\gamma}.$$
(7.6)

Опорний сигнал $U_{on}(t)$ широтно-імпульсного модулятора одержують за допомогою задавального генератора, схему якого наведено на рис. 5.22 (функціональний генератор).

Опорний сигнал U_{on} формується в результаті інтегрування на визначеному напівперіоді вихідної напруги компаратора $U_{_{KOM}}$:

$$U_{on}(t) = U_{\rm KOM} \cdot \frac{t}{T_i},\tag{7.7}$$

де T_i – стала часу інтегратора генератора; t – змінюється від нуля до T/2.

Умовою перемикання компаратора широтно-імпульсного модулятора є:

$$U_{on}\left(nT+t_{i}\right)=U_{\kappa}\left(nT+t_{i}\right).$$
(7.8)

В широтно-імпульсному модуляторі є дві симетрично розташовані відносно вершини опорного сигналу точки t_1 і t_2 , в яких відбувається перемикання компаратора (рис. 7.2). Тоді, базуючись на умові перемикання (7.8), можна встановити зв'язок між відносною тривалістю вихідного імпульсу широтно-імпульсного модулятора і сигналом керування U_{κ} :

$$\gamma = 1 - \frac{U_{\kappa}}{U_{\kappa om}} \cdot \frac{2 \cdot T_i}{T}, \qquad (7.9)$$

або у відносних одиницях

$$\gamma = 1 - \overline{U_{\kappa}}.\tag{7.10}$$

З урахуванням виразів для відносної тривалості керуючого імпульсу (7.10) та еквівалентної сталої часу (7.6) одержимо вираз для регулювальної характеристики резонансної частоти селективного *RC*-підсилювача:

$$f_{zp} = \frac{1 - \overline{U_{\kappa}}}{2 \cdot \pi \cdot T_{i}},\tag{7.11}$$

де $T_i = R_i \cdot C_i$.

Із (7.11) витікає те, що регулювальна характеристика являє собою сукупність прямих (рис. 7.3), які перетинаються у точці з координатами $(f = 0, \overline{U_{\kappa}} = 1).$



Рисунок 7.3 – Регулювальна характеристика керованого селективного *RC*-підсилювача

Нахил k-ї характеристики визначається сталою часу T_i , що відповідає замкнутому стану ключа і обмежується граничними прямими для $T_i \rightarrow 0$ і $T_i \rightarrow \infty$. Діапазон зміни резонансної частоти селективного RC-підсилювача в функції U_{κ} для кожної із регулювальних характеристик визначається коефіцієнтом перестроювання

$$K_{\phi} = \frac{df_p}{d\overline{U_{\kappa}}} = -\frac{1}{2 \cdot \pi \cdot T_i}.$$
(7.12)

Лінійність регулювальної характеристики і можливість змін коефіцієнта перестроювання вибором параметрів селективного *RC*-підсилювача дає змогу застосовувати наведену схему як елемент системи з параметричним регулюванням.

В цьому випадку керуюче діяння U_{κ} , що є пропорційним відхиленням частоти вхідного сигналу U_{κ} , одержують за допомогою перетворювача напруги в частоту.

7.2. Перетворювач напруги в частоту

Перетворювач напруги в частоту імпульсної послідовності застосовують в одноканальних асинхронних системах керування тиристорними випрямлячами. Основними вимогами до таких перетворювачів є велика величина коефіцієнта перестроювання

$$K = \frac{df}{dU_x} \tag{7.13}$$

та висока лінійність залежності

$$f = F(U_x), \tag{7.14}$$

де f – частота вихідних імпульсів; U_x – вхідний сигнал.

Велика величина df/dU_x обумовлена необхідністю високої швидкодії системи керування, що визначається шириною смуги захвату і смуги утримання. Лінійність залежності перетворення напруги в частоту вихідних імпульсів спрощує аналіз системи керування.

Найчастіше при побудові перетворювачів напруги в частоту на базі операційних підсилювачів застосовують принцип інтегрування вхідного сигналу з періодичним розрядом конденсатора інтегратора.

На рис. 7.4 наведено функціональну схему такого перетворювача. Епюри сигналів, що діють в схемі перетворювача, наведено на рис. 7.5.



Рисунок 7.4 – Функціональна схема перетворювача напруги в частоту: *I* – інтегратор; *K* – компаратор; *F* – формувач прямокутного імпульсу; *V* – ключ



Рисунок 7.5 – Епюри сигналів перетворювача напруги в частоту

Розглянемо електричні процеси, які протікають на n-му тактовому інтервалі перетворювача. При цьому робимо припущення, що вхідний сигнал на даному інтервалі є постійним, тобто $U_x = const$.

Після розмикання ключа V інтегратора I здійснюється інтегрування вхідного сигналу U_x :

$$U_{i}(t) = \frac{1}{T_{0}} \cdot \int_{T_{(n-1)}+t_{i}}^{T_{n}} U_{x} \cdot dt, \qquad (7.15)$$

де T_0 – стала часу інтегратора.

Інтегрування вхідного сигналу U_x закінчується, коли виконується умова перемикання компаратора K:

$$U_i(t) = U_o, (7.16)$$

де U_{o} – опорна напруга.

Підставивши в (7.16) вираз (7.15) за умови, що $U_x = const$, отримаємо

$$U_{o} = \frac{1}{T_{0}} \cdot U_{x} \cdot t \Big|_{T_{(n-1)} + t_{i}}^{T_{n}} = \frac{T - t_{i}}{T_{0}} \cdot U_{x},$$
(7.17)

де Т – тривалість тактового інтервалу перетворювача.

$$T = T_n - T_{(n-1)}.$$
 (7.18)

Зв'язок між частотою вихідних імпульсів перетворювача і тривалістю його тактового інтервалу визначається виразом

$$f_n = \frac{1}{T}.\tag{7.19}$$

Підставивши (7.19) в (7.17) та виконавши перетворення одержимо вираз, який встановлює зв'язок між вхідним сигналом U_x та частотою вхідних імпульсів перетворювача для випадку лінійного закону її зміни:

$$f_{n} = \frac{U_{x}}{T_{0} \cdot U_{o} + U_{x} \cdot t_{i}}.$$
(7.20)

Згідно з (7.13) коефіцієнт перестроювання перетворювача визначається як

$$K_{_{\mathcal{I}}} = \frac{U_{_{o}} \cdot T_{_{0}}}{\left(U_{_{o}} \cdot T_{_{0}} + U_{_{x}} \cdot t_{_{i}}\right)^{2}}.$$
(7.21)

Відносна похибка перетворення напруги в частоту імпульсної послідовності, яка пов'язана з тривалістю часу замикання ключа інтегратора,

$$\delta_{n} = -\frac{U_{x} \cdot t_{i}}{U_{o} \cdot T_{0} + U_{x} \cdot t_{i}}.$$
(7.22)

Максимальної величини похибка досягає для $U_{x \max}$.

Якщо в структурній схемі перетворювача поміняти місцями U_x і U_o , залежність між вхідним сигналом і частотою вихідної імпульсної послідовності набуває вигляду:

$$f_{_{H}} = \frac{U_{_{o}}}{U_{_{x}} \cdot T_{_{0}} + U_{_{0}} \cdot t_{_{i}}}.$$
(7.23)

На рис. 7.6 наведено принципову електричну схему перетворювача напруги в частоту імпульсної послідовності з фіксованим часом замикання ключа *V*, реалізовану на операційних підсилювачах.



Рисунок 7.6 – Принципова електрична схема перетворювача напруги в частоту імпульсної послідовності з фіксованим часом замикання ключа

В даній схемі інтегратор I побудовано на операційному підсилювачі DA_1 . Стала часу T_0 інтегратора визначається величинами резистора R_1 і конденсатора C_1 . Початкові умови інтегрування вхідного сигналу U_x здійснюються замиканням транзистора VT. Компаратор *К* реалізовано на операційному підсилювачі DA_2 , на неінвертувальний вхід якого з повзунка резистора R_4 подається опорна напруга U_o . На операційному підсилювачі DA_3 побудовано формувач вихідних імпульсів U_F , які одночасно подаються на базу транзистора *VT*. Формувач являє собою одновібратор, тривалість вихідних імпульсів якого за умови, що $R_8 = R_9$, а $R_7 > R_6$, відповідно з (5.34) визначається за виразом:

$$t_i = -\frac{R_6}{R_6 + R_8} \cdot R_8 \cdot C_2 \cdot \ln\frac{1}{2}.$$
 (7.24)

Епюри напруг, що діють в даній схемі перетворювача напруги в частоту, наведено на рис. 7.7.



Рисунок 7.7 – Епюри напруг перетворювача напруги в частоту

При застосуванні як ключа V біполярного транзистора тривалість розряду конденсатора інтегратора визначається за допомогою еквівалентної схеми, що наведено на рис. 7.8. На рис. 7.8 транзистор VT надано у вигляді джерела струму

$$I_0 = \beta \cdot I_\delta \tag{7.25}$$

та паралельно підключеного резистора

$$R_{\kappa} = r_{\kappa} \cdot (1 - \alpha), \tag{7.26}$$

який враховує нахил статичної характеристики транзистора.



Рисунок 7.8 – Еквівалентна схема інтегратора з колом розряду конденсатора

Джерело $U_c(0)$ враховує початкові умови на конденсаторі на момент замикання транзистора. Заміною в схемі паралельної ланки, що складається із джерела струму I_0 і R_{κ} , еквівалентною ланкою одержимо схему, що наведено на рис. 7.9.



Рисунок 7.9 – Оптимізована еквівалентна схема

В даній схемі

$$U_{e}(p) = \frac{\left[U_{c}(0) \cdot Cp - I_{0}\right] \cdot R_{\kappa}}{\left(1 + R_{\kappa} \cdot Cp\right) \cdot p};$$

$$(7.27)$$

$$z_e(p) = \frac{R_{\kappa}}{R_{\kappa} \cdot Cp + 1}.$$
(7.28)

Записавши вираз для $U_{io}(p)$ і визначивши оригінал, одержимо аналітичну залежність, що визначає закон зміни вихідної напруги інтегратора під час розряду конденсатора:

$$U_{io}(t) = \left[U_x \cdot \frac{r_{\kappa} \cdot (1-\alpha)}{R_1} - I_{\delta} \cdot \beta \cdot r_{\kappa} \cdot (1-\alpha)\right] \cdot \left(1 - e^{-\frac{t}{R_{\kappa}C}}\right) + U_c(0) \cdot e^{-\frac{t}{R_{\kappa}C}}.$$
 (7.29)

Із (7.29) одержимо тривалість часу розряду конденсатора:

$$t_{i} = r_{\kappa} \cdot (1 - \alpha) \cdot C \cdot \ln \frac{r_{\kappa} \cdot (1 - \alpha) \cdot (U_{x} - I_{\delta} \cdot \beta \cdot R_{1})}{r_{\kappa} \cdot (1 - \alpha) \cdot (U_{x} - I_{\delta} \cdot \beta \cdot R_{1}) - U_{c}(0) \cdot R_{1}}.$$
 (7.30)

Зменшення t_i для зменшення похибки перетворення U_x в частоту імпульсної послідовності досягається форсуванням швидкості розряду конденсатора. Одним із способів форсування є підвищення ступіня насичення транзистора. Однак надмірний ступінь насичення транзистора подовжує час його вимикання в результаті затягування процесу розсмоктування носіїв заряду в базі.

Експериментальна перевірка даного перетворювача, реалізованого на операційних підсилювачах К544УД1 і К544УД2, підтверджує наведені аналітичні залежності. Для $T_0 = 0.51 \cdot 10^{-3}$ с, $t_i = 10 \cdot 10^{-6}$ с, $U_0 = 1.7$ В одержимо коефіцієнт перестроювання $K \approx 1000$.

Імітаційну модель розглянутої схеми перетворювача для експериментальних досліджень наведено на рис. 7.10. Результати моделювання показано на рис. 7.11.

На рис. 7.12 наведено електричну схему перетворювача напруги в імпульсну послідовність, в якій вихідні імпульси формуються тригером Шмідта, побудованого на операційному підсилювачі *DA*₂.

Гістерезис статичної характеристики тригера Шмідта створюється позитивним зворотним зв'язком через резистор R_6 і діод VD (рис. 7.12). Ширина зони гістерезису визначається величинами резисторів R_2 , R_5 та R_6 .

Часові діаграми, що характеризують зміни напруг в перетворювачі, наведено на рис. 7.13.



Рисунок 7.10 – Імітаційна модель перетворювача напруги в частоту імпульсів



Рисунок 7.11 – Епюри напруг перетворювача напруги в частоту



Рисунок 7.12 – Перетворювач напруги в частоту з використанням тригера Шмідта



Рисунок 7.13 – Епюри напруг перетворювача напруги в частоту з тригером Шмідта

На інтервалі часу $0 \le t \le T - t_i$ вихідна напруга інтегратора U_i менша за опорну напругу U_o . На виході операційного підсилювача діє від'ємна напруга, в результаті чого діод VD знаходиться в непровідному стані.

Величина опорної напруги складає:

$$U_o = E \cdot \frac{R_5}{R_2 + R_5}.$$
 (7.31)

В момент часу $t = T - t_i$ виконується умова $U_i(t) = U_o$ перемикання знаку вихідного сигналу DA_2 .

Під дією зворотного зв'язку опорна напруга зменшується до величини

$$U'_{o} = \frac{\left(E \cdot R_{6} - U_{F} \cdot R_{2}\right) \cdot R_{5}}{R_{2} \cdot R_{6} + R_{5} \cdot R_{6} + R_{2} \cdot R_{5}}.$$
(7.32)

Під дією замикання транзистора VT починається розряд конденсатора інтегратора. Розряд конденсатора закінчується, коли

$$U_i(t) = U'_o. \tag{7.33}$$

На цьому закінчується інтервал формування вихідного імпульсу перетворювача. Далі процес повторюється. Підстановка в умову (7.33) виразу (7.30) і розв'язання одержаного рівняння відносно *t* дає можливість визначити тривалість вихідного імпульсу перетворювача:

$$t_{i} = -R_{\kappa} \cdot C \cdot \ln \frac{\left[U_{o}' + I_{\delta} \cdot \beta \cdot r_{\kappa} \cdot (1-\alpha)\right] \cdot R_{1} - U_{x} \cdot r_{\kappa} \cdot (1-\alpha)}{\left[U_{c}(0) - I_{\delta} \cdot \beta \cdot r_{\kappa} \cdot (1-\alpha)\right] \cdot R_{1} + U_{x} \cdot r_{\kappa} \cdot (1-\alpha)}.$$
(7.34)

Імітаційну модель даного перетворювача напруги в частоту імпульсної послідовності наведено на рис. 7.14, а на рис. 7.15 зображено отримані епюри напруг перетворювача напруги в частоту імпульсної послідовності з тригером Шмідта.

Приклад розрахунку. Виконаємо розрахунок перетворювача за схемою рис. 7.12, прийнявши як вихідні такі дані:

– мінімальна частота імпульсної послідовності $f_{\min} = 10 \ \Gamma$ ц;

– коефіцієнт перестроювання K = 100;

– вхідний опір $R_{ex} \ge 20$ кОм;

– відносна похибка перетворення $\delta_n = 1$ %.



Рисунок 7.14 – Імітаційна модель перетворювача напруги в частоту імпульсної послідовності з тригером Шмідта



Рисунок 7.15 – Епюри напруг перетворювача напруги в частоту імпульсної послідовності з тригером Шмідта

Відповідно до виразів (7.13) та (7.17) для $t_i = 0$ і заданої величини K розрахуємо

$$U_o \cdot T_0 = \frac{1}{K} = 0,01.$$

За виразом (7.20) для $t_i = 0$ розраховуємо мінімальну і максимальну величини вхідної напруги:

$$U_{x\min} = U_o \cdot T_0 \cdot f_{\min} = 0,1 \text{ B};$$
$$U_{x\max} = U_{x\min} \cdot K = 10 \text{ B}.$$

Із виразу (7.22) одержимо

$$t_i = \frac{\delta_{\pi} \cdot U_o \cdot T_0}{U_{x \max} \cdot (1 - \delta_{\pi})} = \frac{0,01 \cdot 0,01}{10 \cdot (1 - 0,01)} = 10 \cdot 10^{-6} \text{ c.}$$

Розраховуємо максимальну величину частоти вихідних імпульсів:

$$f_{\max} = f_{\min} \cdot K = 1000$$
 Гц.

Із виразу (7.20) одержуємо вираз для уточнення величини добутку $U_{o} \cdot T_{0}$:

$$U_o \cdot T_0 = U_{x \max} \cdot \left(\frac{1}{f_{\max}} - t_i\right) = 10 \cdot \left(\frac{1}{1000} - 10 \cdot 10^{-6}\right) = 0,0099 \text{ B} \cdot \text{c}.$$

Перевіряємо за виразом (7.21) величину коефіцієнта перетворення з урахуванням величини t_i :

$$K_{\pi} = \frac{0,0099}{\left(0,0099 + 10 \cdot 10^{-6}\right)^2} = 99.$$

За виразом (7.22) розраховуємо величину похибки:

$$\delta_{\pi} = -\frac{U_{x \max} \cdot t_i}{U_o \cdot T_0 + U_{x \max} \cdot t_i} = -\frac{10 \cdot 10 \cdot 10^{-6}}{0,0099 + 10 \cdot 10 \cdot 10^{-6}} = 0,01.$$

Задаємося величиною опорної напруги $U_o = 5$ В і розраховуємо сталу часу інтегратора:

$$T_0 = \frac{0,0099}{5} = 1,98 \cdot 10^{-3} \text{ c.}$$

З урахуванням заданої величини вхідного опору перетворювача вибираємо величину опору резистора $R_1 = 51$ кОм.

Розраховуємо величину конденсатора інтегратора:

$$C_1 = \frac{T_0}{R_1} = \frac{1,98 \cdot 10^{-3}}{51 \cdot 10^3} = 38,8 \cdot 10^{-9} \Phi.$$

Вибираємо конденсатор ємністю $C_1 = 39 \text{ н}\Phi$.

Вибираємо величини опорів резисторів: $R_3 = R_5 = 10$ кОм; $R_4 = 5,6$ кОм.

Розраховуємо одновібратор за методикою і виразами, які наведено у п. 5.3.

Експериментальні дослідження спроєктованого перетворювача напруги в імпульсну послідовність виконують на фізичній або імітаційних моделях.

7.3. Фазочутливий випрямляч

В основу побудови фазочутливого випрямляча покладено різні величини коефіцієнтів передачі інвертувального і неінвертувального підсилювачів. Фазочутливий випрямляч ФВ (рис. 7.16) має два входи – інформаційний і керуючий.



Рисунок 7.16 – Функціональна схема фазочутливого випрямляча

Якщо на інформаційний вхід подати сигнал

$$U_1 = U_m \cdot \sin \omega t, \tag{7.35}$$

а на керуючий подати послідовність прямокутних імпульсів U_{κ} з частотою сигналу U_1 , то на виході фазочутливого випрямляча одержимо сигнал, середнє значення якого дорівнює

$$U_2 = \frac{2}{\pi} \cdot U_m \cdot \cos\varphi, \qquad (7.36)$$

де φ – фазовий зсув між U_1 та U_{κ} .

На рис. 7.17 наведено електричну схему фазочутливого випрямляча, побудованого на операційному підсилювачі, а на рис. 7.18 представлено діаграми, що характеризують його сигнали.



Рисунок 7.17 – Електрична схема фазочутливого випрямляча

На інтервалі $0 \le \omega \cdot t \le \varphi$ ключ V розімкнуто. Вхідний сигнал U_1 одночасно подається на інвертувальний і неінвертувальний входи операційного підсилювача. Структурну схему підсилювального каскаду для даного інтервалу наведено на рис. 7.19. Згідно зі структурною схемою за умови, що $R_1 = R_3$, одержуємо $U_2 = U_1$.

На інтервалі $\varphi \le \omega \cdot t \le \pi + \varphi$ ключ V замкнено, в результаті чого утворюється інвертувальний підсилювальний каскад з коефіцієнтом

підсилення $K_i = -1$. На цьому інтервалі вихідна напруга фазочутливого випрямляча визначається як $U_2 = -U_1$.



Рисунок 7.18 – Діаграми сигналів фазочутливого випрямляча



Рисунок 7.19 – Структурна схема підсилювального каскаду фазочутливого випрямляча на інтервалі $0 \le \omega \cdot t \le \varphi$

При побудові електричної схеми фазочутливого випрямляча як ключ V застосовують компенсований ключ, побудований на біполярних або польових транзисторах.

Приклад розрахунку. Виконаємо розрахунок фазочутливого випрямляча з такими параметрами:

– частота вхідного сигналу $f_1 = 50$ Гц;

– вхідний опір $R_{ex} \ge 20$ кОм;
– діапазон зміни вхідного сигналу $U_1 = 1...10$ В.

Вибираємо операційний підсилювач К140УД6. Як ключ V вибираємо компенсований ключ К561КНЗ (або К284КН1).

Для одержання необхідної величини вхідного опору фазочутливого випрямляча вибираємо вхідний резистор $R_1 = 20$ кОм.

Вибираємо величину опору резистора $R_2 = 20$ кОм, що забезпечує одиночний коефіцієнт передачі на інвертувальному вході операційного підсилювача.

Згідно умови (4.9) розраховуємо величину опору резистора R_3 . Для вибраних величин опорів резисторів R_1 і R_2 величина опору резистора $R_3 = 10$ кОм.

На рис. 7.20 наведено імітаційну модель для експериментальних досліджень фазочутливого випрямляча.



Рисунок 7.20 – Імітаційна модель фазочутливого випрямляча

Часові діаграми сигналів фазочутливого випрямляча наведено на рис. 7.21.



Рисунок 7.21 – Часові діаграми сигналів фазочутливого випрямляча

7.4. Модулятор-демодулятор на операційних підсилювачах

Система модулятор-демодулятор широко застосовується в датчиках струму і напруги, в основу побудови яких покладено амплітудно-імпульсну модуляцію вхідного сигналу, передачу модульованої імпульсної послідовності за допомогою роздільного трансформатора з подальшою демодуляцією для відновлення форми вхідного сигналу. Такі датчики застосовуються в системах керування і автоматичного регулювання напівпровідникових перетворювачів електричної енергії. Функціональну схему такого датчика наведено на рис. 7.22.



Рисунок 7.22 – Функціональна схема датчика напруги: *М* – модулятор; *Тр* – роздільний трансформатор; *ДМ* – демодулятор; *Г* – генератор імпульсних послідовностей *U*_{к1} та *U*_{к2}

Як модулятор може бути застосовано фазочутливий випрямляч, схему яка наведено на рис. 7.17. Для переводу вказаної схеми в режим модулятора необхідно, щоб частота напруги керування U_{κ} відповідала умові, яка визначається теоремою Котельнікова:

$$f_{\kappa} = 2 \cdot f_c. \tag{7.37}$$

Вираз (7.37) визначає смугу пропускання модулятора.

Задачею демодулятора є відновлення із мінімальними спотвореннями вхідного сигналу U_{ex} . В основу побудови демодулятора на операційному підсилювачі, як і модулятора, покладено схему фазочутливого випрямляча, яку наведено на рис. 7.17. Напруга керування демодулятора є інверсною відносно до напруги керування модулятора.

На інформаційний вхід демодулятора зі вторинної обмотки трансформатора подається модульована за амплітудою вхідного сигналу U_{ex} імпульсна послідовність $U_1 = U_T$. На керуючий вхід подається керуюча послідовність прямокутних імпульсів. Замкнутому стану ключа V відповідає високий рівень керуючих імпульсів, а розімкнутому – низький (рис. 7.23).



Рисунок 7.23 – Епюри напруг під час процесів модуляції і демодуляції

На інтервалі часу $0 \le t \le t_1$ (рис. 7.23) ключ V замкнуто. На цьому інтервалі часу від'ємний імпульс вхідного сигналу U_T інвертується в позитивний.

На інтервалі часу $t_1 \le t \le t_2$ ключ V розімкнуто, що викликає передачу вхідного сигналу U_T без змін.

В подальшому процеси в демодуляторі повторюються, формуючи на виході вихідний сигнал $U_{_{eux}}$, що співпадає з $U_{_{ex}}$.

На рис. 7.24 наведено імітаційну модель для дослідження електричних процесів, що протікають в системі модулятор-демодулятор. Модель побудовано відповідно до функціональної схеми на рис. 7.22. Епюри напруг, що діють в наведеній моделі, наведено на рис. 7.25.



Рисунок 7.24 – Імітаційна модель датчика із амплітудно-імпульсною модуляцією



Рисунок 7.25 – Епюри напруг датчика із амплітудно-імпульсною модуляцією

Наявність імпульсних спотворень вихідної напруги із частотою модуляції викликані кінцевою крутизною імпульсів керування модулятора і демодулятора. Зменшення амплітуд імпульсних спотворень досягається застосуванням *RC*-фільтра.

7.5. Випрямляч середнього значення

Випрямляч середнього значення (елемент виділення модуля) формує на своєму виході напругу, постійна складова якої пропорційна середньому значенню випрямленої вхідної напруги.

Діодні схеми випрямлячів характеризуються великою похибкою при випрямленні змінної напруги малої величини. Викликається ця похибка нелінійністю прямої гілки вольт-амперної характеристики діода. Застосування операційного підсилювача дає змогу усунути даний недолік. Робота таких випрямлячів, як правило, базується на тому, що при одній полярності вхідна напруга із деяким масштабним коефіцієнтом, а при другій полярності вихідна напруга дорівнює інвертованій вхідній.

Існуючі схеми випрямлячів середнього значення різняться між собою величиною похибки і мінімально можливою амплітудою вхідного сигналу.

На рис. 7.26 наведено принципову електричну схему випрямляча середнього значення з достатньо високими технічними характеристиками. Дана схема дає змогу перетворювати вхідний сигнал амплітудою декілька десятків мілівольт.



Рисунок 7.26 – Принципова електрична схема випрямляча середнього значення

Випрямляч середнього значення (рис. 7.26) виконано на операційних підсилювачах *DA*₁ і *DA*₂. Величини опорів резисторів вибирають за умови

$$\begin{cases} R_1 = R_2 = R_3; \\ R_4 = \frac{R_1}{2}. \end{cases}$$
(7.38)

Епюри напруг, що діють в схемі, наведено на рис. 7.27.

На позитивному півперіоді $0 \le t \le T/2$ вхідної напруги U_1 на виході операційного підсилювача DA_1 формується негативна напруга U'_1 . Під дією цієї напруги діод VD_1 закрито, а діод VD_2 відкрито. З анода діода VD_2 напруга $U''_1 = -U_1$ подається на нижній вхід підсумовувального підсилювача, побудованого на DA_2 . На верхній вхід підсумовувального підсилювача

подається сигнал U_1 . В результаті підсумовування напруг U_1 і U_1'' формується вихідна напруга



$$U_{2} = -U_{1} \cdot \frac{R_{5}}{R_{2}} + U'' \cdot \frac{R_{5}}{R_{4}}.$$
 (7.39)

Рисунок 7.27 – Епюри напруг випрямляча середнього значення

3 урахуванням умови (7.38) одержуємо

$$U_2 = U_1 \cdot \frac{R_5}{R_2}.$$
 (7.40)

На негативному півперіоді $T/2 \le t \le T$ вхідної напруги U_1 на виході операційного підсилювача DA_1 формується позитивна напруга U'_1 , під дією якої діод VD_1 відкрито, а діод VD_2 закрито. На вхід підсумовувального підсилювача DA_2 подається тільки напруга U_1 . У цьому випадку

$$U_2 = -U_1 \cdot \frac{R_5}{R_2}.$$
 (7.41)

Для зменшення похибки перетворення вхідної напруги (особливо це важливо для малих величин U_1) необхідно при побудові випрямляча

застосовувати операційні підсилювачі з малою напругою зсуву або застосовувати кола її корекції. Імітаційну модель для експериментальних досліджень випрямляча середнього значення наведено на рис. 7.28, а часові діаграми зображено на рис. 7.29.



Рисунок 7.28 – Імітаційна модель випрямляча середнього значення





Для підвищення вхідного опору випрямляча середнього значення застосовують схему, що наведено на рис. 7.30.



Рисунок 7.30 – Схема випрямляча середнього значення з підвищеним вхідним опором

Величини опорів резисторів в схемі вибирають за умови

$$\begin{cases} R_1 = R_2 = R_4, \\ R_3 = \frac{R_4}{2}. \end{cases}$$
(7.42)

На позитивному півперіоді $0 \le t \le T/2$ (рис. 7.27) вхідного сигналу U_1 діод VD_1 відкрито, а діод VD_2 закрито, напруга $U_1''=0$. Вихідна напруга випрямляча визначається як

$$U_{2} = U_{1} \cdot \left(\frac{R_{4}}{R_{3}} + 1\right) - U_{1} \cdot \frac{R_{4}}{R_{3}} = U_{1}.$$
 (7.43)

На негативному півперіоді $T/2 \le t \le T$ вхідної напруги U_1 діод VD_1 закрито, а діод VD_2 відкрито. На цьому інтервалі часу вихідна напруга випрямляча визначається як

$$U_{2} = +U_{1} \cdot \left(\frac{R_{2}}{R_{1}} + 1\right) \cdot \frac{R_{4}}{R_{3}} - U_{1} \cdot \left(\frac{R_{4}}{R_{3}} + 1\right).$$
(7.44)

Врахувавши умову (7.42) і вираз (7.44) одержимо

$$U_2 = -U_1.$$
 (7.45)

Імітаційну модель даної схеми випрямляча наведено на рис. 7.31, а епюри напруг зображено на рис. 7.32.



Рисунок 7.31 – Імітаційна модель випрямляча з підвищеним вхідним опором



Рисунок 7.32 – Епюри напруг випрямляча з підвищеним вхідним опором

7.6. Амплітудний випрямляч

Амплітудний випрямляч (піковий детектор) (рис. 7.33) призначено для формування постійної вихідної напруги, що є пропорційною амплітуді змінної вхідної. Амплітудний випрямляч у своєму складі має запам'ятовувальний конденсатор.



Рисунок 7.33 – Амплітудний детектор

Під дією вхідного сигналу виконується заряд конденсатора C вихідною напругою операційного підсилювача DA через діод VD. Так як зарядний ланцюг включено в контур зворотного зв'язку операційного підсилювача, то напруга на конденсаторі з великою точністю співпадає з вхідною. Згідно з рис. 7.34 заряд конденсатора закінчується в моменти часу t_1 , t_2 , t_3 , в які напруга на конденсаторі стає більшою за вхідну напругу.



Рисунок 7.34 – Процес заряду конденсатора

Далі амплітудний випрямляч переходить в режим зберігання виміряної напруги. Похибка зберігання ΔU виміряної напруги залежить від саморозряду конденсатора і вхідного опору кола навантаження амплітудного детектора. Для зменшення величини похибки ΔU в амплітудних детекторах застосовують

конденсатори з малим саморозрядом. Для зменшення впливу на ΔU кола навантаження до виходу амплітудного детектора підключають буферний каскад з високим вхідним опором, як це показано на рис. 7.35.



Рисунок 7.35 – Схема амплітудного випрямляча з буферним каскадом

Недоліком розглянутих схем амплітудних випрямлячів є те, що вони реагують тільки на вхідний сигнал, амплітуда якого збільшується. Даний недолік відсутній у амплітудного випрямляча, схему якого наведено на рис. 7.36.



Рисунок 7.36 – Схема амплітудного випрямляча з колом розряду конденсатора

У цій схемі перед кожним виміром вхідного сигналу обнуляється запам'ятовувальний конденсатор за допомогою ключа V (рис. 7.37).

Керування транзистором здійснюється імпульсною послідовністю U_{κ} , яку синхронізовано моментами переходу змінного вхідного сигналу U_1 через нуль. Як ключ V можна застосовувати біполярний або польовий транзистор, або компенсований транзисторний ключ типу К561КН3.



Рисунок 7.37 – Процес заряду амплітудного випрямляча

Імітаційну модель амплітудного випрямляча з колом розряду конденсатора наведено на рис. 7.38, а його епюри сигналів показано на рис. 7.39.



Рисунок 7.38 – Імітаційна модель амплітудного випрямляча з колом розряду конденсатора



Рисунок 7.39 – Епюри сигналів амплітудного випрямляча з колом розряду конденсатора

7.7. Перетворювач опору в напругу

Перетворювачі опору в напругу знаходять широке застосування у вимірювальних колах: датчики температур, вимірювачі рівня рідини тощо.

В основу побудови даних перетворювачів покладено властивості інвертувального і неінвертувального підсилювальних каскадів на операційному підсилювачі. Одну з найбільш простих схем перетворювача опору в напругу наведено на рис. 7.40.



Рисунок 7.40 – Схема перетворювача опору в напругу

У вхідне коло перетворювача включено джерело опорної напруги U_o . Вимірюваний резистор R_x підключається в коло зворотного зв'язку операційного підсилювача DA. Зв'язок між опором вимірюваного резистора і вихідною напругою визначається як

$$U_2 = \frac{R_x}{R_1} \cdot U_o. \tag{7.46}$$

Статичну характеристику перетворювача наведено на рис. 7.41. Статична характеристика є лінійною. Нахил характеристики визначається величинами опорної напруги U_o та опором вхідного резистора R_1 .



Рисунок 7.41 – Статична характеристика перетворювача опору в напругу

Одним із недоліків наведеної схеми перетворювача є те, що вимірюваний резистор R_x не має загальної точки з загальною шиною *OV*. Вказаний недолік відсутній в схемі перетворювача опору в напругу, що наведено на рис. 7.42.



Рисунок 7.42 – Схема перетворювача опору в напругу

В даній схемі є два кола зворотного зв'язку. Коло від'ємного зворотного зв'язку створено резисторами R_1 і R_2 , а позитивного – R_3 , R_4 та R_x .

Структурну схему перетворювача, яка визначає зв'язок між опором резистора R_r і вказаною напругою U_2 , наведено на рис. 7.43.



Рисунок 7.43 – Структурна схема перетворювача опору в напругу

Згідно зі структурною схемою залежність між вхідним і вихідним сигналами визначається як

$$U_2 = U_o \cdot \frac{K_1 \cdot K_2}{1 - K_2 \cdot K_3}, \tag{7.47}$$

де

$$K_{1} = \frac{R_{x} \cdot R_{4}}{R_{3} \cdot (R_{x} + R_{4}) + R_{x} \cdot R_{4}};$$
(7.48)

$$K_2 = \frac{R_2}{R_1} + 1; (7.49)$$

$$K_{3} = \frac{R_{x} \cdot R_{3}}{R_{4} \cdot (R_{x} + R_{3}) + R_{x} \cdot R_{3}}.$$
(7.50)

Підставивши в (7.47) вирази для коефіцієнтів K_1 , K_2 , K_3 і виконавши перетворення з урахуванням умови вибору величин опорів резисторів

$$\begin{cases} R_1 = R_2; \\ R_3 = R_4 = 2 \cdot R_1, \end{cases}$$
(7.51)

одержимо

$$U_2 = U_o \cdot \frac{R_x}{R_1}.$$
 (7.52)

Одержаний вираз структурно співпадає з виразом (7.46). На точність практичної реалізації залежності (7.52) і на лінійність статичної характеристики перетворювача впливає точність вибору опорів резисторів схеми за умови (7.51).

7.8. Регульований фазообертач

Регульований фазообертач призначено для фазового зсуву синусоїдального сигналу. В основу побудови фазообертача покладено нелінійну фазову динамічну ланку. На рис. 7.44 наведено електричну принципову схему фазообертача з аперіодичною ланкою у вхідному колі.



Рисунок 7.44 – Електрична принципова схема фазообертача з аперіодичною ланкою у вхідному колі

Електричні процеси, що протікають у наведеній схемі фазообертача, розглянемо користуючись структурною схемою, що наведено на рис. 7.45.



Рисунок 7.45 – Структурна схема фазообертача

В основу побудови даної структурної схеми покладено узагальнену структурну схему (рис. 4.5) підсилювального каскаду на операційному підсилювачі. За структурною схемою одержуємо

$$U_{2}(p) = U_{1}(p) \cdot \left[K_{H} \cdot H(p) - K_{i}\right], \qquad (7.53)$$

де

$$K_i = \frac{R_2}{R_1};$$
 (7.54)

$$K_{\mu} = \frac{R_2}{R_1} + 1; \tag{7.55}$$

$$H\left(p\right) = \frac{1}{Tp+1};\tag{7.56}$$

$$T = R_3 \cdot C. \tag{7.57}$$

Підставивши у вираз (7.53) передавальні функції динамічних ланок структурної схеми фазообертача і виконавши перетворення одержимо

$$U_{2}(p) = U_{1}(p) \cdot \left[\left(\frac{R_{2}}{R_{1}} + 1 \right) \cdot \frac{1}{Tp+1} - \frac{R_{2}}{R_{1}} \right] = \frac{\frac{R_{2}}{R_{1}} + 1 - \frac{R_{2}}{R_{1}} \cdot Tp - \frac{R_{2}}{R_{1}}}{Tp+1} = \frac{1 - \frac{R_{2}}{R_{1}} \cdot Tp}{1 + Tp}.$$
 (7.58)

Задавшись, що $R_1 = R_2$, із виразу (7.58) одержуємо передавальну функцію фазообертача:

$$G(p) = \frac{1 - Tp}{1 + Tp}.\tag{7.59}$$

Замінивши в (7.59) р на ј ω одержуємо частотну передавальну функцію:

$$G(j\omega) = \frac{1 - j\omega T}{1 + j\omega T}.$$
(7.60)

За виразами (3.16) і (3.17) одержуємо вирази для амплітудної частотної та фазової частотної характеристик:

$$K(\omega) = 1; \tag{7.61}$$

$$\varphi(\omega) = -2 \cdot \operatorname{arctg} \omega T. \tag{7.62}$$

Із (7.61) та (7.62) витікає, що дана схема має незалежний від частоти коефіцієнт передачі, а фазовий зсув визначається частотою вхідного сигналу і величиною сталої часу *T*.

На рис. 7.46 наведено принципову електричну схему фазообертача, у складі якого є диференціююча ланка.



Рисунок 7.46 – Фазообертач з диференціюючою ланкою

Опис електричних процесів, що протікають в даній схемі, виконаємо за допомогою структурної схеми, наведеної на рис. 7.45, для якої

$$H(p) = \frac{Tp}{Tp+1}.$$
(7.63)

Передавальна функція і частотні характеристики даної схеми визначаються виразами (7.59), (7.61) та (7.62). Наявність у вхідному колі диференціюючої ланки дещо знижує завадостійкість схеми, тому при практичному застосуванні перевагу віддають схемі фазообертача, яку наведено на рис. 7.44.

Аналіз виразу (7.61) показує, що для вхідного сигналу фіксованої частоти при зміні сталої часу в діапазоні $0 \le T \le \infty$ фазовий зсув складає $0 \le \varphi \le -180$.

Для регулювання величини фазового зсуву як резистор R_3 застосовують регульований резистор або імпульсно-керовану провідність. Останню більш часто застосовують тоді, коли фазообертач працює в автоматичному режимі.

Імпульсно-керована провідність являє собою послідовне з'єднання керованого ключа V і резистора R, як це показано на рис. 7.47.



Рисунок 7.47 – Імпульсно-керована провідність

Як керований ключ застосовують компенсований транзисторний ключ. Комутація ключа здійснюється послідовністю прямокутних імпульсів широтноімпульсної модуляції сигналу керування U_{κ} . Під дією послідовності вихідних імпульсів широтно-імпульсного модулятора ключ V періодично знаходиться в замкненому або розімкненому стані. Залежно від типу провідності транзисторів, із яких складається ключ V, його замкнутому стану може відповідати високий або низький стан вихідного імпульсу широтно-імпульсного модулятора.

Якщо на часовому інтервалі $0 \le t \le \gamma \cdot T$ (рис. 7.48) ключ V замкнено, то провідність розглянутого з'єднання дорівнює



Рисунок 7.48 – Діаграма комутації імпульсно-керованої провідності

На інтервалі часу $\gamma \cdot T \leq t \leq T$ ключ V розімкнено. На цьому інтервалі провідність

$$q = 0.$$
 (7.65)

Середнє значення провідності на інтервалі комутації дорівнює

$$q_c = \frac{1}{T} \cdot \int_{0}^{\gamma \cdot T} \frac{1}{R} \cdot dt = \frac{\gamma}{R}.$$
(7.66)

На рис. 7.49 наведено принципову електричну схему регульованого фазообертача.



Рисунок 7.49 – Принципова електрична схема регульованого фазообертача

На операційних підсилювачах DA_1 і DA_2 виконано генератор опорного сигналу, який подається на один із входів компаратора DA_3 .

Регулювання сталої часу T фазообертача здійснюється імпульснокерованою провідністю, яка являє собою комбінацію послідовного з'єднання постійних провідностей $q_6 = 1/R_6$, $q_7 = 1/R_7$ і ключа V. Керування ключем V здійснюється прямокутними імпульсами, які формуються компаратором DA_3 . Середнє значення провідності за період T компаратора дорівнює

$$q_{c} = \frac{R_{6} + \gamma \cdot R_{7}}{R_{6} \cdot \left(R_{6} + R_{7}\right)}.$$
(7.67)

Залежність між відносною тривалістю вихідного імпульсу компаратора і сигналом керування U_{κ} має вигляд:

$$\gamma = 1 - \frac{U_{\kappa}}{U_{\kappa o M}} \cdot \frac{R_3}{R_2}, \qquad (7.68)$$

де $U_{_{KOM}}$ – вихідна напруга компаратора DA_2 (рис. 7.49).

Фазовий зсув вихідного сигналу $U_{_{gux}}$ відносно вхідного $U_{_{gx}}$ з урахуванням виразів (7.67) і (7.68) визначається як

$$\varphi = -2 \cdot \operatorname{arctg} \frac{R_2 \cdot R_6 \cdot (R_6 + R_7) \cdot U_{_{KOM}} \cdot 2 \cdot \pi \cdot f}{R_2 \cdot R_6 \cdot U_{_{KOM}} + R_7 \cdot (U_{_{KOM}} \cdot R_2 - U_{_{K}} \cdot R_3)},$$
(7.69)

де f – частота вхідного сигналу $U_{\rm ex}$.

Враховуючи те, що максимальна величина сигналу керування дорівнює

$$U_{\kappa \max} = U_{\kappa o M} \cdot \frac{R_2}{R_3}, \qquad (7.70)$$

вираз (7.69) набуває вигляду

$$\varphi = -2 \cdot \operatorname{arctg} 2 \cdot \pi \cdot f \cdot \frac{R_6 \cdot (R_6 + R_7) \cdot C_2}{R_6 + R_7 \cdot (1 - \overline{U_\kappa})}, \qquad (7.71)$$

де

$$\overline{U_{\kappa}} = \frac{U_{\kappa}}{U_{\kappa \max}}.$$
(7.72)

На рис. 7.50 наведено графіки, що характеризують залежність фазового зсуву в функції сигналу керування U_{κ} для різних співвідношень величин резисторів R_6 та R_7 .



Рисунок 7.50 – Регулювальні характеристики фазообертача:

$$1 - \frac{R_7}{R_6} = 50; \ 2 - \frac{R_7}{R_6} = 100; \ 3 - \frac{R_7}{R_6} = 1000$$

Недоліком наведеного на рис. 7.49 керованого фазообертача є нелінійна залежність між сигналом керування і фазовим зсувом.

Імітаційну модель фазообертача наведено на рис. 7.51.



Рисунок 7.51 – Імітаційна модель фазообертача

Осцилограми електричних сигналів представлено на рис. 7.52.



Рисунок 7.52 – Осцилограми електричних сигналів фазообертача

Як слідує із осцилограм, вихідний сигнал фазообертача U_2 з частотою f = 50 Гц при сигналі $U_z = 9$ В має фазовий зсув відносно вхідного сигналу U_1 рівний $\varphi = 90^\circ$.

7.9. Дискретний фільтр

Застосування пристроїв дискретної корекції в системах автоматичного регулювання електричного транспорту, які містять у своєму складі напівпровідникові перетворювачі електричної енергії, дає змогу суттєво підвищити їх динамічні характеристики. Одним із таких дискретних коректорів, що виконує функцію ланки з кінцевою пам'яттю, є *дискретний фільтр*.

В основу побудови дискретного фільтру покладено пристрій вибіркизберігання, функція пам'яті якого полягає в зберіганні на конденсаторі миттєвої величини вхідного сигналу на заданому відрізку часу. Узагальнену структурну схему дискретного фільтру наведено на рис. 7.53.

В режимі вибірки дискретний фільтр перестроюється на новий рівень вхідного сигналу, а потім за командою запам'ятовує його і переходить в режим зберігання. Керування дискретним фільтром здійснюється прямокутними імпульсами *t_i*, які подаються в тактові моменти часу.



Рисунок 7.53 – Узагальнена структурна схема дискретного фільтру

Дискретний характер роботи дискретного фільтру і фізичні процеси, які протікають у ньому, відносять його до амплітудно-імпульсної системи другого роду. В наслідок періодичного замикання ключа на неперервну частину дискретного фільтру діє послідовність імпульсів U_{κ} тривалістю $\gamma \cdot T$, вершина яких змінюється за законом зміни похибки δ (рис. 7.54).



Рисунок 7.54 – Епюри напруг, які діють у дискретному фільтрі

На інтервалі замикання ключа $n \cdot T \le t \le (n+\gamma) \cdot T$ дискретний фільтр являє собою замкнуту неперервну систему, а на інтервалі розімкнутого стану ключа $(n+\gamma) \cdot T \le t \le (n+1) \cdot T$ – розімкнуту неперервну систему. Таким чином, дискретний фільтр можна розглядати як систему, в якій періодично стрибком змінюються параметри приведеної неперервної частини. Аналіз і синтез такої системи зводиться до розв'язання двох лінійних рівнянь з постійними

коефіцієнтами, але різними на інтервалах часу $n \cdot T \leq t \leq (n+\gamma) \cdot T$ і $(n+\gamma) \cdot T \leq t \leq (n+1) \cdot T$.

Вихідний сигнал дискретного фільтру при зміні вхідного являє собою східчасту функцію, яка відповідає значенням вхідного сигналу в тактові моменти часу $t = (n + \gamma) \cdot T$. На інтервалах $(n + \gamma) \cdot T \le t \le (n + 1) \cdot T$ вихідний сигнал є незмінним (дискретний фільтр знаходиться в стані зберігання інформації).

Таким чином, для одержання вихідного процесу достатньо мати інформацію про нього в моменти часу $t = (n + \gamma) \cdot T$. Це дає змогу скористатись імпульсною моделлю дискретного фільтру, яку наведено на рис. 7.55.



Рисунок 7.55 – Імпульсна модель дискретного фільтру

Період дискретності в даній моделі дорівнює $\gamma \cdot T$. Вихідний процес в даній моделі відрізняється від вихідного процесу дискретного фільтру в середині тактового інтервалу і співпадає з ним в моменти часу $(n+\gamma)\cdot T$. Ця обставина дає змогу застосовувати наведену модель для аналізу і синтезу різних схемотехнічних рішень дискретного фільтру.

Залежно від побудови дискретні фільтри діляться на фільтри, що фіксують миттєві або усереднені за період вибірки значення вхідного сигналу.

На рис. 7.56 наведено узагальнену структурну схему, яка дає змогу одержати різні схемні реалізації дискретного фільтру. На структурній схемі застосовано такі позначення: $\gamma \cdot T$ – враховує коефіцієнт передачі імпульсного елемента; $H_1(p)$, $H_2(p)$, $H_3(p)$, $H_4(p)$ – набір пропорційних, аперіодичних та інтегрувальних ланок.

Застосування математичного апарату модифікованого *z*-перетворення дає змогу виконати аналіз динамічних характеристик дискретного фільтру та одержати аналітичні вирази для розрахунків параметрів його елементів.

Зв'язок між вхідним і вихідним сигналами узагальненої структурної схеми визначається виразом:

$$U_{2}^{*}(z) = \frac{U_{1}H_{1}H_{3}^{*}(z) \cdot \gamma \cdot T \cdot H_{4}^{*}(z)}{1 - z^{-1} \cdot \gamma \cdot T \cdot H_{1}H_{3}H_{4}(1 + H_{2}/H_{1})^{*}(z,1)}.$$
(7.73)
$$\underbrace{U_{1}(p)}_{-} + \underbrace{H_{1}(p)}_{-} + \underbrace{H_{3}(p)}_{-} \underbrace{T}_{-} \underbrace{\gamma \cdot T \cdot H_{4}(p)}_{-} \underbrace{U_{2}(p)}_{-} \underbrace{U_{2}(p)}_{$$

Рисунок 7.56 – Узагальнена структурна схема дискретного фільтра

При $H_1(p) = K/(T_1p+1)$, $H_2(p) = 0$, $H_3 = 1$, $H_4(p) = 1/(T_4p)$ одержуємо структурну схему дискретного фільтру, що фіксує миттєві значення вхідного сигналу. Електричну схему такого фільтру наведено на рис. 7.57.



Рисунок 7.57 – Дискретний фільтр миттєвих значень вхідного сигналу із інтегруючою ланкою

Стала часу $T_1 = 1/\omega_c$ (де ω_c – сполучна частота) враховує частотні властивості операційного підсилювача DA_1 .

В даній схемі $K = R_2/R_1$, $T_4 = R_4 \cdot C$. Відповідно *z*-перетворення приведеної неперервної частини має вигляд:

$$z_{\varepsilon}\left\{\gamma \cdot T \cdot H_{1} \cdot H_{4}\right\} = \gamma \cdot \frac{T}{T_{4}} \cdot K \cdot \left(\frac{z}{z-1} - \frac{z \cdot e^{-\varepsilon \cdot \frac{T}{T_{1}}}}{z-e^{-\frac{T}{T_{1}}}}\right).$$
(7.74)

Підставивши (7.74) в (7.73) і виконавши перетворення одержимо характеристичне рівняння дискретного фільтру, записане в канонічній формі:

$$z^{2} + z \cdot \left[\gamma \cdot \frac{T}{T_{4}} \cdot K \cdot \left(1 - e^{-\frac{T}{T_{1}}} \right) - 1 - e^{-\frac{T}{T_{1}}} \right] + e^{-\frac{T}{T_{1}}} = 0.$$
 (7.75)

Для одержання умови максимальної швидкодії дискретного фільтру (умови процесу кінцевої тривалості) сумістимо корені характеристичного рівняння з початком координат *z*-площини та, виконавши перетворення, одержимо

$$\begin{cases} T_1 = 0; \\ \gamma \cdot T = \frac{T_4}{K}, \end{cases}$$
(7.76)

де $\gamma \cdot T = t_i$.

Із умови (7.76) витікає, що на похибку квантування дискретним фільтром вхідного сигналу впливають частотні властивості операційного підсилювача *DA*₁.

Для зменшення похибки необхідно застосовувати операційний підсилювач з широкою смугою пропускання.

Коли $H_1 = K$, $H_2 = 0$, $H_3 = 1$, $H_4(p) = 1/(T_4 p + 1)$, одержуємо другу схему дискретного фільтру, що фіксує миттєву величину вхідного сигналу (рис. 7.58). Даний дискретний фільтр відрізняється від попереднього способом підключення запам'ятовувального конденсатора C.

Аналогічно з (7.74) *z*-перетворення приведеної неперервної частини має вид

$$z_{\varepsilon}\left\{\gamma \cdot T \cdot H_{1} \cdot H_{4}\right\} = \gamma \cdot \frac{T}{T_{4}} \cdot \frac{z \cdot e^{-\varepsilon \cdot \frac{T}{T_{4}}}}{z - e^{-\frac{T}{T_{4}}}}.$$
(7.77)



Рисунок 7.58 – Дискретний фільтр миттєвих значень вхідного сигналу із аперіодичною ланкою

Характеристичне рівняння має вид:

$$z + e^{-\frac{T}{T_4}} \cdot \left(\gamma \cdot \frac{T}{T_4} \cdot K - 1\right) = 0.$$
(7.78)

Прирівнявши до нуля вільний член характеристичного рівняння одержимо такі самі умови процесу кінцевої тривалості, як і для першого варіанта дискретного фільтру.

У першому варіанті дискретного фільтру функцію пам'яті виконує інтегратор. Похибка зберігання інформації визначається інтегралом від електрорушійної сили зсуву операційного підсилювача. Для зменшення величини похибки необхідна установка нуля.

У другому варіанті дискретного фільтру запам'ятовувальний конденсатор підключено паралельно неінвертувальному входу операційного підсилювача *DA*₂. Похибка зберігання інформації у цьому випадку визначається саморозрядом конденсатора, розрядом конденсатора через вхідний опір операційного підсилювача і опір розімкнутого ключа.

Застосування операційного підсилювача з великим вхідним опором і ключа на польових транзисторах дає змогу одержати малу величину похибки зберігання інформації. Деяким недоліком схеми є наявність знакоінверсії фіксуємого вхідного сигналу. *Приклад розрахунку*. Розрахуємо дискретний фільтр за такими вихідними даними:

– вхідний опір $R_{ex} \ge 20$ кОм;

– напруга живлення $U_{\mathcal{H}} = \pm 15 \text{ B};$

- час вибірки $-50 \cdot 10^{-6}$ с.

Вибираємо схему дискретного фільтру, що наведено на рис. 7.57.

Як *DA*₁ і *DA*₂ вибираємо операційні підсилювачі К544УД1, які мають достатньо високий коефіцієнт підсилення і широку смугу пропускання. Вхідний каскад даного операційного підсилювача побудовано на польових транзисторах, що забезпечує високий вхідний опір.

Як ключ застосовуємо мікросхему К284КН1, яка у своєму складі має три компенсованих ключа на польових транзисторах і їх системи керування.

Для забезпечення необхідного вхідного опору дискретного фільтру вибираємо $R_1 = 10$ кОм. Для зменшення впливу електрорушійної сили зсуву DA_1 приймаємо K = 2, тобто $R_2 = R_3 = 20$ кОм. Тоді за умови (7.76) одержуємо:

$$T_4 = t_i \cdot K = 100 \cdot 10^{-6}$$
 c.

Величину резистора $R_4 = 2$ кОм обираємо за умови обмеження максимально можливої величини зарядного струму конденсатора *C*. Далі розраховуємо величину ємності конденсатора:

$$C = \frac{T_4}{R_4} = \frac{100 \cdot 10^{-6}}{2 \cdot 10^3} = 50 \cdot 10^{-9} \Phi.$$

На рис. 7.59 наведено імітаційну модель розрахованого дискретного фільтру.

В моделі керуюча імпульсна послідовність формується за допомогою послідовно з'єднаних мультивібратора і одновібратора. Склад субблока цього з'єднання наведено на рис. 7.60.

Якщо $H_1(p) = 1/(T_1p)$, $H_2 = 0$, $H_3 = 1$, $H_4(p) = 1/(T_4p)$, то одержуємо дискретний фільтр (рис. 7.62), вихідний сигнал якого є пропорційним середньому значенню вхідного сигналу на інтервалі вибірки.

Часові діаграми електричних процесів, що протікають в дискретному фільтрі у випадку синусоїдального вхідного сигналу, наведено на рис. 7.61.



Рисунок 7.59 – Імітаційна модель дискретного фільтру миттєвих значень вхідного сигналу із аперіодичною ланкою



Рисунок 7.60 – Модель субблока G1







Рисунок 7.62 – Схема дискретного фільтру середніх значень вхідного сигналу

Для даної схеми *z*-перетворення неперервної частини визначається як

$$z_{\varepsilon}\left\{\gamma \cdot T \cdot H_{1} \cdot H_{4}\right\} = \frac{\gamma \cdot T^{2}}{T_{1} \cdot T_{2}} \cdot \frac{z^{2}}{\left(z-1\right)^{2}},\tag{7.79}$$

де $T_1 = R_2 \cdot C_1$; $T_2 = R_3 \cdot C_2$.

Характеристичне рівняння має вигляд

$$z^{2} + z \cdot \left(\frac{\gamma \cdot T^{2}}{T_{1} \cdot T_{2}} - 2\right) + 1 = 0.$$
 (7.80)

Із характеристичного рівняння витікає, що у даному дискретному фільтрі відсутній процес кінцевої тривалості. Найменша похибка перетворення вхідного сигналу досягається, коли

$$\gamma \cdot T = \frac{2 \cdot T_1 \cdot T_2}{T}.\tag{7.81}$$

При $T_1 = T$ вихідний сигнал дискретного фільтру практично дорівнює середньому значенню вхідного сигналу на інтервалі вибірки.

Другий різновид схемної реалізації дискретного фільтру наведено на рис. 7.63, на якому для побудови інтегратора застосовано обидва входи операційного підсилювача *DA*₁.

Для однакових сталих часу обох *RC*-кіл одержуємо на *DA*₁ неінвертувальний, а на *DA*₂ інвертувальний інтегратори.

Наведені схеми дискретних фільтрів доцільно застосовувати в пристроях, що висувають невеликі вимоги до точності визначення середнього значення вхідного сигналу. При цьому слід пам'ятати, що відсутність умов процесу кінцевої тривалості викликає накопичення похибки для вхідних сигналів, у яких стала часу огинаючої значно більша інтервалу вибірки.

Більш досконалу схему дискретного фільтру середнього значення наведено на рис. 7.64. На ній між виходом інтегратора DA_1 і входом ключа встановлено масштабуючий підсилювач на DA_2 . В даній схемі $R_1 = R_2$.

В структурній схемі (рис. 7.56) даному дискретному фільтру відповідають такі параметри: $H_1(p) = 1/(T_1p)$, $H_2 = 1$, $H_3 = K$, $H_4(p) = 1/(T_4p)$.



Рисунок 7.63 – Схема скоригованого дискретного фільтру середніх значень вхідного сигналу



Рисунок 7.64 – Удосконалена схема дискретного фільтру середнього значення

Характеристичне рівняння даного дискретного фільтру визначається як

$$z^{2} + z \cdot \left(\frac{\gamma \cdot T}{T_{4}} \cdot K \cdot \left(\frac{T}{T_{1}} + 1\right) - 2\right) + 1 - \frac{\gamma \cdot T}{T_{4}} = 0,$$
(7.82)

де $T_1 = R_1 \cdot C_1$; $T_4 = R_6 \cdot C_2$; $K = R_5 / R_3$.

При $T_1 = T$ час вибірки, який відповідає процесу кінцевої тривалості, дорівнює:

$$\gamma \cdot T = \frac{T_4}{K},\tag{7.83}$$

де $\gamma \cdot T = t_i$.

Таким чином, доповнена схема додатковою ланкою дає змогу одержати настроювальні параметри такі, як у дискретного фільтру миттєвих значень.

На рис. 7.65 наведено імітаційну модель розглянутого дискретного фільтру. Параметри елементів моделі такі: $R_1 = R_2 = R_3 = R_5 = R_6 = 10$ кОм, $C_1 = 0,1 \cdot 10^{-6}$ Ф, $C_2 = 1 \cdot 10^{-9}$ Ф. Період дискретності $T = 1 \cdot 10^{-3}$ с. Час вибірки $t_i = 50 \cdot 10^{-6}$ с.

На вході дискретного фільтру діє пилкоподібний сигнал, що формується субблоком *GPN*. Часові діаграми сигналів дискретного фільтру наведено на рис. 7.66.



Рисунок 7.65 – Імітаційна модель удосконаленого дискретного фільтру середнього значення



Рисунок 7.66 – Часові діаграми сигналів дискретного фільтру

Аналіз осцилограм вихідного сигналу (рис. 7.66) вказує, що налаштування фільтра на стрибок вхідного сигналу відбувається практично за один тактовий інтервал дискретності фільтра. Це свідчить про формування перехідного процесу кінцевої тривалості.

Питання для самоконтролю до розділу 7

1. Яким чином здійснюється зміна сталих часу, які визначають резонансну частоту селективного *RC*-підсилювача?

2. Яким чином одержують імпульсну послідовність в широтноімпульсному модуляторі?

3. Як впливає на селективний *RC*-підсилювач включення до складу вхідних кіл інтеграторів комутуючих елементів?

4. Що є умовою перемикання компаратора широтно-імпульсного модулятора?

5. Який існує зв'язок між відносною тривалістю вихідного імпульсу широтно-імпульсного модулятора і сигналом керування?

6. Що являє собою графічне зображення регулювальної характеристики керованого селективного *RC*-підсилювача?
7. В яких системах застосовують перетворювач напруги в частоту імпульсної послідовності?

8. Які основні вимоги висуваються до перетворювача напруги в частоту імпульсної послідовності?

9. Який принцип найчастіше застосовують при побудові перетворювачів напруги в частоту на базі операційних підсилювачів?

10. За яким виразом визначається зв'язок між частотою вихідних імпульсів перетворювача і тривалістю його тактового інтервалу?

11. Що покладено в основу побудови фазочутливого випрямляча?

12. Який ключ застосовують при побудові електричної схеми фазочутливого випрямляча?

13. В яких датчиках широко застосовується система модулятордемодулятор?

14. У чому полягає призначення випрямляча середнього значення?

15. Що необхідно застосовувати при побудові випрямляча середнього значення для зменшення похибки перетворення вхідної напруги?

16. Для чого призначено амплітудний випрямляч?

17. Що покладено в основу побудови перетворювача опору в напругу?

18. Що являє собою графічне зображення статичної характеристики перетворювача опору в напругу?

19. Для чого призначено регульований фазообертач?

20. Що покладено в основу побудови регульованого фазообертача?

21. Для чого призначено дискретний фільтр?

22. Що покладено в основу побудови дискретного фільтру?

23. Як діляться дискретні фільтри залежно від побудови?

24. Що дає застосування математичного апарату модифікованого z-перетворення при розрахунках дискретного фільтру?

25. Що впливає на похибку квантування дискретним фільтром вхідного сигналу?

РОЗДІЛ 8

ФУНКЦІОНАЛЬНІ ПРИСТРОЇ СИСТЕМ КЕРУВАННЯ ПЕРЕТВОРЮВАЧАМИ ЕЛЕКТРОЕНЕРГІЇ

8.1. Канал синхронної багатоканальної системи імпульсно-фазового керування тиристорним випрямлячем

В основу побудови системи імпульсно-фазового керування тиристорним випрямлячем покладено вертикальний метод формування кута керування тиристорами. Для цього в системі імпульсно-фазового керування є генератор опорної напруги, синхронізовані напругою живильної мережі випрямляч і компаратор. На вхід компаратора подаються опорна напруга і сигнал керування. В моменти часу, в які опорна напруга дорівнює сигналу керування, змінюється стан виходу компаратора на протилежний. В цей момент формується імпульс керування відповідним тиристором випрямляча.

Найбільш поширеними є багатоканальні синхронні системи імпульснофазового керування, які мають достатньо високі динамічні властивості. Така система має число однакових каналів формування імпульсів керування, що дорівнює числу тиристорів випрямляча.

На рис. 8.1 наведено функціональну схему одного каналу формування імпульсу керування.



Рисунок 8.1 – Функціональна схема каналу

системи імпульсно-фазового керування:

С – синхронізатор; *ГОН* – генератор опорної напруги; *ОН* – обмежувач напруги; *К* – компаратор; *ФІ* – формувач імпульсів; *ВК* – вихідний каскад

Опорна напруга формується генератором опорної напруги за рахунок інтегрування напруги U_o . Коли U_o є сталою, на виході генератора опорної напруги формується лінійно зростаюча опорна напруга (рис. 8.2, *a*)

$$U_{on}(t) = \frac{1}{T_o} \cdot \int_{t_1}^{t_2} U_o \cdot dt = U_o \cdot \frac{t}{T_e}.$$
(8.1)

У випадку синусоїдальної напруги $U_o(t) = U_m \cdot \sin \omega t$, на виході генератора опорної напруги формується нелінійна опорна напруга (рис. 8.2, δ)



Рисунок 8.2 – Опорні сигнали системи імпульсно-фазового керування: *a* – лінійний; *б* – нелінійний

Узгодження формування величини опорної напруги здійснюється синхронізатором C (рис. 8.1), на вхід якого подається напруга $U_{_{M}}$ від синхронізуючого трансформатора.

Синхронізуюча напруга подається на керуючий вхід генератора опорної напруги. Опорна напруга $U_{on}(t)$ подається на один із входів компаратора K, на другий вхід якого подається напруга керування $U_{\kappa}(t)$ через обмежувач напруги. Обмежувач визначає діапазон змін напруги керування відповідно до змін опорної напруги. Умовою перемикання виходу компаратора є

$$U_{\kappa}(t) = U_{on}(t). \tag{8.3}$$

В моменти часу перемикання виходу компаратору формувачем імпульсів створюються імпульси заданої тривалості, які подаються на керуючий вхід відповідного тиристора.

На рис. 8.3 представлено принципову електричну схему каналу системи імпульсно-фазового керування, яку створено із функціональних ланок, що розглянуто в четвертому та п'ятому розділах.



Рисунок 8.3 – Принципова електрична схема каналу системи імпульсно-фазового керування

На DA_1 виконано синхронізатор *C*, на виході якого із синусоїдальної напруги U_{M} формується послідовність прямокутних імпульсів. Генератор опорної напруги DA_2 являє собою генератор пилкоподібної напруги, синхронізований живильною мережею U_{M} . Компаратор *K* побудовано на операційному підсилювачі DA_4 , на входи якого подаються опорний сигнал U_{on} i

сигнал керування U_{κ} із виходу обмежувача напруги DA_3 . В моменти перемикання t_{α} одновібратор, побудований на DA_5 , формує імпульс керування тиристором випрямляча.

Приклад розрахунку. Виконаємо розрахунок каналу системи імпульснофазового керування за такими вихідними даними:

- напруга живлення системи імпульсно-фазового керування - 15 В;

– діапазон зміни сигналу керування – 0…10 В;

– тривалість вихідного імпульсу – $100 \cdot 10^{-6}$ с;

- амплітудне значення синхронізуючої напруги - 10 В.

За час розімкнутого стану транзистора *VT*₁ опорна напруга змінюється за законом

$$U_{on}(t) = \frac{U_o \cdot t}{T_i},\tag{8.4}$$

де U_o – стале значення напруги на вході інтегратора; T_i – стала часу інтегратора, що визначається як $T_i = R_7 \cdot C_7$.

Максимальної величини опорна напруга досягає, коли $t = T_o/2$:

$$U_{on\,\max} = U_o \cdot \frac{T_o}{2 \cdot T_i}.\tag{8.5}$$

Тоді

$$T_i = \frac{T_o}{2},\tag{8.6}$$

де T_o – період живильної мережі, $T_o = 0,02$ с.

Задавшись ємністю конденсатора $C_1 = 0,47 \cdot 10^{-6}$ Ф, одержуємо величини резисторів $R_7 = R_8 = 22 \cdot 10^3$ Ом. Напруга $U_o = 10$ В формується дільником, виконаним на резисторах R_5 , R_6 . Струм дільника напруги вибирається за умови

$$I_{\partial} = 10 \cdot I_i, \tag{8.7}$$

де I_i – вхідний струм інтегратора, $I_i = U_o/R_7$.

З урахуванням (8.7) визначаємо загальний опір дільника напруги за виразом:

$$R_{\partial} = \frac{U_1 \cdot R_7}{10 \cdot U_{\rho}}.$$
(8.8)

Отримуємо $R_{\partial} = 3, 3 \cdot 10^3$ Ом.

Опір резистора *R*₆ визначаємо як

$$R_6 = \frac{\left(U_o + \Delta U_o\right) \cdot R_7}{10 \cdot U_o},\tag{8.9}$$

де ΔU – визначає діапазон регулювання $U_{on \max}$.

Отримуємо $R_6 = 2,6 \cdot 10^3$ Ом. Тоді із урахуванням (8.9) одержуємо

$$R_5 = R_0 - R_6. (8.10)$$

Отримуємо $R_5 = 700$ Ом. Вибираємо $R_5 = 630$ Ом, $R_6 = 630$ Ом.

Величину U_o регулюють під час налаштування системи імпульснофазового керування за умови

$$U_{\kappa \max} = U_{on\max}.$$
 (8.11)

Розрахунок одновібратора приведено в п. 5.3. Для заданої тривалості імпульсу керування $R_{18} = 6,8$ кОм, $R_{19} = 7,5$ кОм, $R_{20} = R_{21} = 10$ кОм, $C_2 = 0,0356$ мкФ.

На рис. 8.4 представлено імітаційну модель каналу багатоканальної системи імпульсно-фазового керування, яку побудовано відповідно до принципової електричної схеми.

На рис. 8.5 представлено осцилограми, що характеризують протікання електричних процесів в системи імпульсно-фазового керування.



Рисунок 8.4 – Імітаційна модель одного каналу багатоканальної системи імпульсно-фазового керування



Рисунок 8.5 – Осцилограми, що характеризують протікання електричних процесів в каналі системи імпульсно-фазового керування

8.2. Система керування імпульсним перетворювачем постійної напруги з широтно-імпульсною модуляцією

На рис. 8.6 зображено узагальнену схему імпульсного перетворювача постійного струму понижуючого типу (ІППН_п).



Рисунок 8.6 – Узагальнена схема імпульсного перетворювача постійного струму понижуючого типу

Перемикання ключа V здійснюється послідовністю прямокутних імпульсів, які формуються системою керування *СК*. Функціональну схему системи керування наведено на рис. 8.7.



Рисунок 8.7 – Функціональна схема системи керування: ГОН – генератор опорної напруги; ОН – обмежувач напруги; К – компаратор; ВК – вихідний каскад

Залежно від форми сигналу генератора опорної напруги розрізняють імпульсні перетворювачі постійної напруги з односторонньою або двосторонньою широтно-імпульсною модуляцією. Форми опорної напруги наведено на рис. 8.8 та рис. 8.9.



Рисунок 8.8 – Односторонній опорний сигнал



Рисунок 8.9 – Двосторонній опорний сигнал

Умовою перемикання компаратора ε

$$U_{on}(t) = U_{\kappa}(t). \tag{8.12}$$

Вихідний сигнал компаратора у вигляді прямокутних імпульсів через вихідний каскад *BK* подається на керуючий вхід ключа *V*. Вихідний каскад здійснює підсилення потужності сигналу керування і забезпечує гальванічне розділення силового кола перетворювача від системи керування.

Принципові електричні схеми систем керування імпульсним перетворювачем постійної напруги представлено на рис. 8.10 та рис. 8.11.

На рис. 8.10 подано принципову електричну схему системи керування з односторонньою широтно-імпульсною модуляцією.

Генератор опорного сигналу виконано на операційному підсилювачі DA_1 , в коло зворотного зв'зку якого встановлено одноперехідний транзистор VT_1 для періодичного розряду конденсатора C.



Рисунок 8.10 – Принципова електрична схема системи керування ІППН_п із односторонньою широтно-імпульсною модуляцією

Період коливань генератора опорної напруги ГОН визначається як

$$T = T_i \cdot \frac{U_{\mathscr{K}} \cdot K_i}{U_o}, \qquad (8.13)$$

де U_{∞} – напруга живлення схеми; U_o – напруга на вході інтегратора, яка визначається положенням повзунка резистора R_2 ; K_i – коефіцієнт передачі за струмом одноперехідного транзистора; T_i – стала часу інтегратора, $T_i = R_3 \cdot C$.

На DA_2 виконано регульований обмежувач напруги керування U_{κ} . Обмеження максимальної величини напруги керування виконується за умови

$$U_{\kappa \max} = U_{i\max}, \qquad (8.14)$$

де U_{imax} – амплітудне значення вихідної напруги інтегратора.

Роботу компаратора та розрахунки розглянуто в п. 5.1. Компаратор *К* побудовано на операційному підсилювачі *DA*₅.

На рис. 8.11 наведено принципову електричну схему системи керування імпульсного перетворювача постійної напруги, в основу побудови якої покладено функціональний генератор з одностороннім пилкоподібним сигналом (рис. 5.28). Генератор опорної напруги виконано на операційних підсилювачах DA_1 і DA_2 . Розрахунок елементів генератора опорної напруги надано в п. 5.4.





На рис. 8.12 наведено імітаційну модель розглянутого імпульсного перетворювача постійної напруги, а на рис. 8.13 – імітаційну модель системи керування ІППН_п з односторонньою широтно-імпульсною модуляцією.



Рисунок 8.12 – Імітаційна модель імпульсного перетворювача постійної напруги



Рисунок 8.13 – Імітаційна модель системи керування ІППН_п з односторонньою широтно-імпульсною модуляцією

На рис. 8.14 наведено отримані сигнали системи керування із односторонньою широтно-імпульсною модуляцією, а на рис. 8.15 – осцилограми сигналів перетворювача постійної напруги з односторонньою широтно-імпульсною модуляцією.







Рисунок 8.15 – Осцилограми сигналів ІППН_п з односторонньою широтно-імпульсною модуляцією

Для побудови системи керування імпульсного перетворювача постійної напруги з двосторонньою опорною напругою застосовують функціональній генератор, схему якого наведено на рис. 5.24. Принципову електричну схему системи керування з двосторонньою широтно-імпульсною модуляцією показано на рис. 8.16.



Рисунок 8.16 – Принципова електрична схема системи керування ІППН_п

На рис. 8.17 представлено імітаційну модель системи керування імпульсного перетворювача постійної напруги з двосторонньою широтноімпульсною модуляцією, а на рис. 8.18 показано осцилограми отриманих електричних сигналів.



Рисунок 8.17 – Імітаційна модель системи керування ІППН_п з двосторонньою широтно-імпульсною модуляцією



Рисунок 8.18 – Осцилограми сигналів системи керування ІППН_п з двосторонньою широтно-імпульсною модуляцією

Розрахунок параметрів елементів схеми (рис. 8.16) розглянуто в п. 5.4.

8.3. Система керування однофазного інвертора напруги з двополярною широтно-імпульсною модуляцією

Силову схему однофазного мостового інвертора напруги наведено на рис. 8.19. Силову схему інвертора побудовано на транзисторах $VT_1...VT_4$, які зашунтовано діодами $VD_1...VD_4$. Керування транзисторами виконується імпульсами, які формує система керування *СК*. Залежно від законів керування розрізняють інвертори з однополярною і двополярною широтно-імпульсною модуляцією.

Функціональну схему системи керування інвертора наведено на рис. 8.20. До складу системи керування інвертора входять:

- задавальний генератор ЗГ, що формує двосторонній опорний сигнал;

– компаратор *K*, на входах якого діють опорний сигнал $U_{on}(t)$ і сигнал завдання $U_{s}(t)$, що формує обмежувач напруги *OH*;

– два формувачі імпульсів керування ΦI_1 та ΦI_2 .

Імпульсні послідовності, що формуються системою керування, подаються на входи силових ключів $VT_1...VT_4$.



Рисунок 8.19 – Силова схема однофазного мостового інвертора напруги



Рисунок 8.20 – Функціональна схема системи керування інвертора

Принципову електричну схему інвертора системи керування 3 широтно-імпульсною двополярною модуляцією показано рис. 8.21. на Задавальний генератор ЗГ і компаратор К виконано на операційних підсилювачах $DA_1...DA_3$. Формувачі імпульсів керування ΦI_1 та ΦI_2 побудовано на логічних елементах І-НЕ (*DD*_{1.1}...*DD*_{3.1}), імітаційну модель яких показано на рис. 6.14.



Рисунок 8.21 – Принципова електрична схема системи керування інвертора з двополярною широтно-імпульсною модуляцією

Логічними елементами $DD_{1.4}$, $DD_{2.1}$, $DD_{3.1}$ та *RC*-ланками, складених із R_7 , C_2 та R_8 , C_3 , формується затримка t_3 в перемиканні силових ключів інвертора. Затримка t_3 запобігає виникненню наскрізних струмів перемикання під час силових ключів. Величина t_3 визначається частотними властивостями силових ключів інвертора. Розрахунок параметрів системи керування виконується за виразами, які наведено у розділі 5.

На рис. 8.22 представлено імітаційну модель системи керування, яку побудовано відповідно до електричної схеми, наведеної на рис. 8.21.

На рис. 8.23 представлено осцилограми сигналів, які діють в системі керування інвертора з двополярною широтно-імпульсною модуляцією.



Рисунок 8.22 – Імітаційна модель системи керування інвертора



Рисунок 8.23 – Епюри напруг системи керування інвертора з двополярною широтно-імпульсною модуляцією

Система керування з двополярною односторонньою широтно-імпульсною модуляцією. Принципова електрична схема системи керування інвертора з односторонньою широтно-імпульсною модуляцією відрізняється від двосторонньої (рис. 8.21) схемою задавального генератора. Для одержання одностороннього опорного сигналу схему задавального генератора (рис. 5.24) доповнено резистором R_4 і діодом VD_2 (рис. 5.28). Наслідком цього є те, що на інтервалі зворотного ходу задавального генератора стала часу інтегратора на DA_1 визначається як

$$T_i = \frac{R_1 \cdot R_4}{R_1 + R_4} \cdot C. \tag{8.15}$$

За умови, що $R_1 >> R_4$, вираз (8.15) набуває вигляду

$$T_i \approx R_4 \cdot C. \tag{8.16}$$

Для визначення сталих часу інтегратора *DA*₁ на інтервалах прямого і зворотного ходів задавального генератора розглянемо рис. 8.24.



Рисунок 8.24 – Процес формування опорного сигналу

На інтервалі $0 \le t \le t_1$ вихідна напруга інтегратора визначається як

$$U'_{i}(t) = \frac{1}{T'_{i}} \cdot \int_{0}^{t} U_{\kappa} \cdot dt, \qquad (8.17)$$

де T'_i – стала часу інтегратора на прямому ході, $T'_i = R_1 \cdot C$.

Амплітудне значення пилкоподібної напруги

$$U_{i\max}' = \frac{t_1}{T_i'} \cdot U_{\kappa}, \qquad (8.18)$$

де U_{κ} – вихідна напруга компаратора DA_2 .

Умова перемикання компаратора має вигляд:

$$U_i' = U_{\kappa} \cdot \frac{R_2}{R_3}.$$
 (8.19)

Iз (8.18) i (8.19) одержуємо

$$t_1' = T' \cdot \frac{R_2}{R_3}.$$
 (8.20)

На інтервалі зворотного ходу $t_1 \leq t \leq T_o$ вихідна напруга інтегратора визначається як

$$U_{i}''(t) = \frac{1}{T_{i}''} \int_{t_{1}}^{t} U_{\kappa} \cdot dt - U_{i\max}', \qquad (8.21)$$

де T''_i – стала часу інтегратора на зворотному ходу, що визначається за виразом (8.15).

Виконавши перетворення (8.21) з урахуванням (8.18) одержуємо:

$$U_{i}''(t) = U_{\kappa} \cdot \left(\frac{t_{2} - t_{1}}{T_{i}''} - \frac{R_{2}}{R_{3}}\right), \qquad (8.22)$$

де t_2 – інтервал часу зміни зворотного ходу задавального генератора, $t_2 = T_o - t_1$. Формування опорної напруги закінчується в момент часу T_o .

З урахуванням цього і (5.20) одержуємо вираз для розрахунку величини резистора R_4 для заданої величини часу t_2 :

$$R_4 = \frac{T_i'' \cdot R_1}{T_i' - T_i''}$$
(8.23)

Приклад розрахунку. Як приклад розглянемо розрахунок задавального генератора з такими параметрами:

– амплітуда вихідної напруги – 10 В;

– частота вихідної напруги – 1·10³ Гц;

– тривалість зворотного ходу – $1 \cdot 10^{-2}$ с;

– напруга живлення – ±15 В.

Вибираємо величину опору резистору $R_2 = 10 \cdot 10^3$ Ом. Тоді, згідно із (5.19) величина опору резистору

$$R_3 = \frac{U_{\kappa}}{U'_{i\max}} \cdot R_2. \tag{8.24}$$

Отримуємо $R_3 = 15$ кОм. Вибираємо величину резистора $R_1 = 1 \cdot 10^5$ Ом. Тоді, відповідно із виразом (8.18) і частотою вихідних імпульсів задавального генератора ємність конденсатора інтегратора DA_1 визначається як

$$C = \frac{U_{\kappa}}{U'_{i\max} \cdot f_{\varepsilon} \cdot R_{1}}.$$
(8.25)

Отримуємо $C = 1,5 \cdot 10^{-9} \Phi$.

За виразом (8.23) величина опору $R_4 = 1 \cdot 10^3$ Ом.

На рис. 8.25 представлено імітаційну модель системи керування інвертора із односторонньою широтно-імпульсною модуляцією, а на рис. 8.26 наведено осцилограми електричних сигналів, що протікають в системі керування інвертора із односторонньою широтно-імпульсною модуляцією.



Рисунок 8.25 – Імітаційна модель системи керування інвертора з односторонньою широтно-імпульсною модуляцією



Рисунок 8.26 – Епюри напруг системи керування інвертора із односторонньою широтно-імпульсною модуляцією

8.4. Система керування однофазного інвертора напруги з однополярною широтно-імпульсною модуляцією

Застосування однополярної широтно-імпульсної модуляції дає змогу покращення гармонічного складу вихідної напруги інвертора відносно до двополярної модуляції. Так, амплітуда найменшої за частотою гармоніки при однополярній широтно-імпульсній модуляції у 1,5 разів менша від двополярної. Однополярна широтно-імпульсна модуляція широко застосовується при формуванні синусоїдальної напруги на виході інвертора.

Функціональну схему системи керування однофазного інвертора з однополярною двосторонньою широтно-імпульсною модуляцією наведено на рис. 8.27. Вона складається з таких функціональних пристроїв: 3Γ – двосторонній задавальний генератор опорної напруги; $C3_1$ і $C3_2$ – схеми зсуву опорного сигналу; K_1 і K_2 – компаратори; I_1 та I_2 – інвертори.

Задавальний генератор 3Γ на своєму виході формує двосторонній опорний сигнал $U_{on}(t)$. Схеми зсуву $C3_1$ і $C3_2$ із опорного сигналу формують дві різнополярні послідовності U_{on1} і U_{on2} , які діють на перші входи компараторів K_1 і K_2 . На другі входи компараторів подається сигнал керування $U_{\kappa}(t)$.



Рисунок 8.27 – Функціональна схема системи керування однофазного інвертора з однополярною двосторонньою широтно-імпульсною модуляцією

Два сигнали компараторів безпосередньо подаються на транзистори VT_1 і VT_4 , два інші через інвертори I_1 та I_2 – на транзистори VT_2 і VT_3 силової частини інвертора. Епюри напруг системи керування представлено на рис. 8.28.



Рисунок 8.28 – Епюри напруг системи керування

Електричні схеми задавального генератора *ЗГ* і формувача сигналу керування розглянуто в п. 5.4 та п. 6.4 (рис. 5.22 та рис. 6.14 відповідно).

Принципову схему системи керування інвертором наведено на рис. 8.29, що відповідає функціональній схемі, зображеній на рис. 8.27.

Схеми зсуву $C3_1$ і $C3_2$ виконано на операційних підсилювачах DA_1 і DA_2 . Величина зсуву вхідного опорного сигналу $U_{on}(t)$ визначається напругою U_o , яка регулюється резисторами R_1 та R_2 . Для одержання амплітуд вихідних сигналів схем зсуву $U_{on1} = U_{on2} = 10$ В величина напруги $U_o = 5$ В.

На операційних підсилювачах DA_3 і DA_4 виконано компаратори K_1 і K_2 , а інвертори I_1 та I_2 – на двох входових логічних елементах І-НЕ.

Принципова електрична схема системи керування інвертором має такі параметри елементів: $R_1 = R_2 = 4,7$ кОм; $R_3 = R_4 = R_5 = R_6 = R_7 = R_9 = R_{11} = R_{12} = R_{13} = R_{14} = 10$ кОм; $R_8 = R_{10} = 3,6$ кОм; $R_{15} = R_{16} = 2,4$ кОм; DA_1 , DA_2 – К544УД1; DA_3 , DA_4 – К544УД2; VD_1 , VD_2 – КД521.



Рисунок 8.29 – Принципова електрична схема системи керування інвертором

На рис. 8.30 представлено узагальнену імітаційну модель мостового однофазного інвертора з синусоїдальною вихідною напругою.



Рисунок 8.30 – Узагальнена імітаційна модель мостового однофазного інвертора з синусоїдальною вихідною напругою

Система керування інвертора складається з таких субблоків: VU1 – генератор опорної напруги $U_{on}(t)$; VU2 – задавач синусоїдального сигналу $U_{\kappa}(t)$; VU3 – блок формування імпульсів керування транзисторами силової частини інвертора; VU4 – блок силової частини інвертора.

На рис. 8.31 показано імітаційну модель субблока VU4, яка складається із силових ключів на транзисторах $VT_1...VT_4$, джерела постійної напруги U з внутрішнім опором R та конденсатора C. Модель силового ключа представлено на рис. 8.32.



Рисунок 8.31 – Імітаційна модель силової схеми інвертора



Рисунок 8.32 – Імітаційна модель силового ключа інвертора

Модель субблока VU1, що являє собою генератор опорної напруги, показано на рис. 8.33. Генератор двополярної опорної напруги виконано на операційних підсилювачах DA_1 і DA_2 , моделі яких розглянуто у п. 4.4 і п. 5.2 (рис. 4.9 та рис. 5.5, δ). Для вказаних в імітаційній моделі параметрів елементів частота широтно-імпульсної модуляції складає 20 кГц, а амплітуда вихідного сигналу 5 В. Осцилограму вихідного сигналу генератора опорної напруги наведено на рис. 8.34.



Рисунок 8.33 – Імітаційна модель генератора опорної напруги





Модель субблока VU2, що являє собою задавач синусоїдального сигналу, представлено на рис. 8.35. Відповідно до параметрів елементів імітаційної моделі частота вихідного сигналу дорівнює 50 Гц. Осцилограму вихідного сигналу напруги задавача синусоїдального сигналу наведено на рис. 8.36.



Рисунок 8.35 – Імітаційна модель задавача синусоїдального сигналу



Рисунок 8.36 – Осцилограма вихідного сигналу напруги задавача синусоїдального сигналу

Модель субблока *VU3* показано на рис. 8.37. Імітаційну модель побудовано відповідно до принципової електричної схеми, що наведено на рис. 8.29.



Рисунок 8.37 – Імітаційна модель субблока VU3

Осцилограми вихідних сигналів представлено на рис. 8.38. Осцилограми відображають процес формування імпульсів керування силовими транзисторами інвертора під час дії синусоїдального сигналу керування U_{κ} з частотою 500 Гц.



Рисунок 8.38 – Осцилограми вихідних сигналів субблока VU3

На рис. 8.39 представлено осцилограми вихідних сигналів напруги U_n і струму I_n інвертора.



Рисунок 8.39 – Осцилограми вихідних сигналів напруги U_n і струму I_n інвертора

Для зменшення пульсацій вихідної напруги із частотою широтноімпульсної модуляції інвертора на виході встановлено ємнісний фільтр. Ємність конденсатора *C_a* на виході трансформатора (рис. 8.30) дорівнює 20 мкФ.

8.5. Система керування прямоходового конвертора

У сьогодення найбільше розповсюдження серед розробників вторинних джерел живлення одержали схеми однотактних прямоходових перетворювачів. У таких перетворювачах застосовуються відносно прості силові схеми. Широке застосування однотактних схем засвідчує і закордонний досвід. До таких перетворювачів відносять і прямоходовий конвертор, силову схему якого представлено на рис. 8.40.

Силова схема перетворювача складається з двох транзисторів VT_1 і VT_2 , трансформатора Tp і зворотних діодів VD_1 і VD_2 . Вихідна напруга випрямляється діодами VD_3 і VD_4 . Комутація транзисторів VT_1 і VT_2 здійснюється синхронно імпульсами, які формуються системою керування *СК*.



Рисунок 8.40 – Силова схема прямоходового конвертора

Тривалість провідного стану транзисторів змінюється в діапазоні $0 \le \gamma \le 0,5$ і визначається як

$$\gamma = \frac{t_i}{T},\tag{8.26}$$

де *t_i* – тривалість імпульсу керування; *T* – період дискретності перетворювача.

Після закривання транзисторів енергія, яка накопичилась в магнітному колі первинної обмотки трансформатора, скидається через зворотні діоди VD_1 і VD_2 в конденсатор вхідного фільтра C. В результаті цього напруга на закритих транзисторах дорівнює напрузі живлення U_o , що є позитивною властивістю. Це є особливо важливим при живленні перетворювача від високовольтної мережі, наприклад, живленні від контактної мережі. Потужність таких перетворювачів обмежується коефіцієнтом корисної дії і досягає рівня у 10 кВт. Частота комутації визначається частотними властивостями елементів силової частини та системи керування і досягає декілька десятків кГц.

Функціональну схему системи керування прямоходового конвертора показано на рис. 8.41.



Рисунок 8.41 – Функціональна схема системи керування прямоходового конвертора

Епюри напруг системи керування прямоходового конвертора показано на рис. 8.42.



Рисунок 8.42 – Епюри напруг системи керування прямоходового конвертора

Принципову електричну схему системи керування наведено на рис. 8.43.





Приклад розрахунку. Як приклад, розглянемо розрахунок системи керування прямоходового конвертора з такими вихідними даними:

– напруга живлення – 15 В;

– діапазон зміни напруги керування – 0...10 В;

– частота комутації – 10 кГц.

Задавальний генератор *ЗГ* являє собою автоколивальний мультивібратор на операційному підсилювачі *DA*₁ (див. п. 5.2).

Згідно з виразом (5.14) ємність конденсатора C_1 визначається як

$$C_{1} = \frac{1}{2 \cdot f \cdot R_{1} \cdot \ln \frac{R_{1}}{2 \cdot R_{2} + R_{3}}}.$$
(8.27)

Задавшись величинами опорів резисторів $R_1 = R_2 = R_3 = 10 \cdot 10^3$ Ом, одержуємо $C_1 = 4,55 \cdot 10^{-9}$ Ф.

Вибираємо $C_1 = 4700 \ \Pi \Phi$.

Опорну напругу $U_{on}(t)$ одержують інтегруванням за півперіод дискретності перетворювача напруги за виразом

$$U_{on}(t) = \frac{1}{T_i} \cdot \int_{0}^{T/2} U_1 \cdot dt = \frac{U_1 \cdot T}{2 \cdot T_1},$$
(8.28)

де $T_1 = R_6 \cdot C_2$.

Розв'язавши рівняння (8.28) відносно сталої часу інтегратора, одержуємо

$$C_2 = \frac{U_1 \cdot T}{2 \cdot R_6 \cdot U_{on\,\text{max}}},\tag{8.29}$$

де $U_{on \max}$ – максимальне значення величини опорної напруги; T – період дискретності перетворювача, $T = 1/f_{\kappa}$.

Для забезпечення керованості перетворювача під час зміни напруги керування U_{κ} необхідно виконання умови

$$U_{on\max} = U_{\kappa\max}.$$
 (8.30)

Тоді, згідно із вихідними даними $U_{onmax} = 10$ В.

Задавшись величинами $R_6 = 20$ кОм і $U_1 = 10$ В, одержуємо величину ємності конденсатора інтегратора $C_2 = 2500$ пФ.

Для експериментальних досліджень електричних процесів системи керування і силової частини прямоходового конвертора призначено імітаційні моделі, які наведено на рис. 8.44 та рис. 8.45. Моделі розроблено відповідно до принципових схем силової частини і системи керування.

Силову частину конвертора виконано на IGBT-транзисторах VT_1 i VT_2 та діодах VD_1 i VD_2 . Вихідне коло складено із діодів VD_3 i VD_4 . Значення напруги живлення конвертора складає 100 В.

Осцилограми електричних процесів, що протікають у вихідному колі прямоходового конвертора, наведено на рис. 8.46.



Рисунок 8.44 – Імітаційна модель прямоходового конвертора



Рисунок 8.45 – Імітаційна модель системи керування прямоходового конвертора



Рисунок 8.46 – Осцилограми вихідних напруг прямоходового конвектора

8.6. Система керування трифазного інвертора напруги

На рис. 8.47 представлено електричну схему трифазного інвертора напруги, яку виконано на силових ключах $VT_1...VT_6$. Коло навантаження інвертора складається з опорів Z_A , Z_B , Z_C , з'єднаних в схему «зірка».

Сигнали керування силовими ключами формуються системою керування *CK*. Процес формування вихідної напруги наглядно подається за допомогою еквівалентних схем з'єднань опорів навантажень на кожному інтервалі дискретності інвертора. При цьому приймаємо допущення про повну симетрію елементів силової схеми інвертора. Відповідно до цього, опори навантаження $Z_A = Z_B = Z_C = Z_o$.

Розглянемо випадок, коли відкритий стан силових ключів дорівнює половині періоду вихідної напруги ($\lambda = 180^{\circ}$).

Діаграму розподілу імпульсів керування показано на рис. 8.48. З діаграми витікає, що в трифазному інверторі за схемою Ларіонова є шість незалежних відкритих і закритих станів силових ключів. При цьому, одночасно в стані провідності є три робочих силових ключів. Кожному стану відповідає своя еквівалентна схема. При з'єднанні навантаження «зіркою» кожна із фаз з'єднана паралельно з другою фазою і послідовно з третьою, або послідовно з другими фазами, з'єднаними паралельно.


Рисунок 8.47 – Електрична схема трифазного інвертора напруги



Рисунок 8.48 – Діаграма розподілу імпульсів керування

Процес формування вихідної напруги за допомогою еквівалентних схем показано на рис. 8.49. На рис. 8.50 показано криву вихідної напруги фази A інвертора. Таким же чином можна одержати криві напруг фаз B і C.



Рисунок 8.49 – Еквівалентні схеми з'єднань навантажень інвертора: $a - U_A = \frac{Z \cdot U_o}{2 \cdot \left(\frac{Z}{2} + Z\right)} = \frac{1}{3} \cdot U_o; \quad \delta - U_A = \frac{2}{3} \cdot U_o; \quad e - U_A = \frac{1}{3} \cdot U_o; \quad z - U_A = -\frac{1}{3} \cdot U_o; \quad \delta - U_A = -\frac{2}{3} \cdot U_o; \quad e - U_A = -\frac{1}{3} \cdot U_o$

Рисунок 8.50 – Вихідна напруга фази А інвертора

Для експериментальних досліджень електричних процесів функціональних пристроїв інвертора слугує імітаційна модель, яку наведено на рис. 8.51.



Рисунок 8.51 – Імітаційна модель трифазного інвертора напруги

В основу побудови моделі інвертора покладено S- і SPS-моделі функціональних пристроїв. Так, на рис. 8.52 показано S-модель перетворювача напруги в частоту імпульсів (субблок G1). Дана модель співпадає з моделлю, яку розглянуто у п. 7.2 (рис. 7.14). Напруга $U_{\kappa 1}$ визначає амплітуду вихідних імпульсів інтегратора. Напруга $U_{\kappa 2}$ визначає мінімальну частоту вихідних імпульсів перетворювача напруги в частоту, коли вхідний сигнал дорівнює нулю.



Рисунок 8.52 – Модель субблока G1

Вхідний сигнал перетворювача формується задавальником (субблок G5 на рис. 8.51).



Модель субблока G2 показано на рис. 8.53.

Рисунок 8.53 – Модель субблока G2

Вихідна послідовність коротких прямокутних імпульсів, частота яких змінюється відповідно зі зміною вихідного сигналу задатчика, діє на вхід розподільника імпульсів керування силовими ключами інвертора.

Модель побудовано відповідно до схемокільцевого лічильника Джонсона. Лічильник має шість виходів, на яких формуються відповідно до рис. 8.47 імпульси керування *IGBT*-транзисторами силової схеми інвертора.

Імітаційну модель силової частини інвертора (субблок *G4*, рис. 8.51) показано на рис. 8.54.

На рис. 8.55 представлено результати імітаційного моделювання електричних процесів, які протікають в інверторі під час зміни величини вихідної напруги задавальника *G5*.



Рисунок 8.54 – Імітаційна модель силової частини інвертора (субблок G4)



Рисунок 8.55 – Осцилограми напруг трифазного інвертора напруги

Питання для самоконтролю до розділу 8

1. Що покладено в основу побудови системи імпульсно-фазового керування тиристорним випрямлячем?

2. Які системи імпульсно-фазового керування є найбільш поширеними?

3. З яких основних функціональних пристроїв складається функціональна схема каналу системи імпульсно-фазового керування?

4. Як розрізняють імпульсні перетворювачі постійної напруги залежно від форми сигналу генератора опорної напруги?

5. Як розрізняють інвертори напруги залежно від законів керування?

6. З яких основних функціональних пристроїв складається функціональна схема системи керування інвертора напруги?

7. Яким чином відбувається процес формування опорного сигналу в системі керування з двополярною односторонньою широтно-імпульсною модуляцією?

8. У чому полягає перевага застосування однополярної широтноімпульсної модуляції в системі керування інвертора напруги?

9. З яких основних функціональних пристроїв складається функціональна схема системи керування однофазного інвертора з однополярною двосторонньою широтно-імпульсною модуляцією?

10. Чим обмежується і якого рівня досягає потужність прямоходового конвертора?

11. Яким чином відбувається процес формування вихідної напруги в системі керування трифазного інвертора напруги?

12. Скільки станів силових ключів є в трифазному інверторі напруги за схемою Ларіонова?

257

СПИСОК РЕКОМЕНДОВАНОЇ ЛІТЕРАТУРИ

1. Гоблик Н. М., Гоблик В. В. МАТLAВ в інженерних розрахунках. Комп'ютерний практикум. Львів: Видавництво Львівської політехніки, 2020. 192 с.

2. Загальна електротехніка і основи електроніки: навчальний посібник / Співак В. М., Гуржий А. М., Нельга А. Т., Ітякін О. С. Київ: КПІ, 2020. 266 с.

3. Квітка С. О. Електроніка та мікросхемотехніка: підручник. Мелітополь: Видавничо-поліграфічний центр «Люкс», 2019. 223 с.

4. Щербак Я. В., Івакіна К. Я. Основи теорії автоматичного регулювання електромеханотронних систем: навчальний посібник. Харків: ХНУМГ імені О. М. Бекетова, 2019. 222 с.

5. Shamieh C. Electronics for dummies. 3rd Edition. E-Book. 2019. 432 p.

6. Sharif A. Harsh environment electronics: interconnect materials and performance assessment. E-Book. 2019. 400 p. DOI: 10.1002/9783527813964.

7. Войцицький А. П., Войцицький М. А. Електроніка і мікросхемотехніка: підручник. Херсон: Олді-плюс, 2018. 300 с.

8. Комп'ютерна схемотехніка: підручник / О. Д. Азаров, В. А. Гарнага, Я. М. Клятченко, В. П. Тарасенко. Вінниця: ВНТУ, 2018. 230 с.

9. Масалітіна Є. В., Кільчивський О. О. Операційне числення. Київ: НТУУ «КПІ імені Ігоря Сікорського», 2018. 90 с.

10. Матвієнко М. П. Комп'ютерна схемотехніка: навчальний посібник. Київ: Ліра, 2017. 190 с.

11. Scherz P., Monk S. Practical electronics for inventors. Fourth edition. New York: McGraw-Hill Education, 2016. 1072 p.

12. Електроніка та мікросхемотехніка: підручник / О. М. Воробйова, І. П. Панфілов, М. П. Савицька, Ю. В. Флейта. Одеса: ОНАЗ імені О. С. Попова, 2015. 298 с.

13. Макаренко В. В., Співак В. В. Цифрова та імпульсна схемотехніка. Моделювання та аналіз. – Київ: НТУУ «КПІ», 2015. 314 с.

14. Xue D., Chen Y. Q. Modeling, Analysis and Design of Control Systems in MATLAB and Simulink. World Scientific Publishing Co., 2015. 580 p.

15. Основи схемотехніки. Аналогова та інтегральна схемотехніка: навчальний посібник / В. М. Кичак, В. Д. Рудик, А. О. Семенов, О. О. Семенова. Вінниця: ВНТУ, 2013. 267 с.

16. Щерба А. А., Побєдаш К. К., Святненко В. А. Електроніка та мікросхемотехніка: навчальний посібник. Київ: НТУУ «КПІ», 2013. 360 с.

17. Елементи теорії комплексної змінної. Інтегральні перетворення Фур'є і Лапласа. Збірник задач і вправ / П. П. Костробій, Д. В. Уханська, Т. М. Сало, О. М. Уханська, Б. М. Маркович. Львів: Видавництво Львівської політехніки, 2011. 200 с.

18. Лазарєв Ю. Ф. Моделювання динамічних систем у Matlab: електронний навчальний посібник. Київ: НТУУ «КПІ», 2011. 421 с.

19. Дудикевич В. Б., Кеньо Г. В., Петрович І. В. Електроніка та мікросхемотехніка. Ч. II: Аналогова схемотехніка. Львів: Видавництво Львівської політехніки, 2010. 224 с.

20. Електроніка та мікросхемотехніка: навчальний посібник / за ред. В. Ф. Яковлева. Київ: Аграрна освіта, 2010. 329 с.

21. Рябенький В. М., Жуйков В. Я., Гулий В. Д. Цифрова схемотехніка: навчальний посібник. Львів: Новий світ-2000, 2009. 736 с.

22. Сенько В. І., Панасенко М. В., Сенько Є. В., Юрченко М. М., Сенько Л. І., Ясінський В. В. Електроніка і мікросхемотехніка: У 4-х т. Том 3 : Цифрові пристрої: підручник / за ред. В. І. Сенька. Київ: Каравела, 2008. 400 с.

23. Мікропроцесорна техніка / Ю. І. Якименко, Т. О. Терещенко, Є. І. Сокол, В. Я. Жуйков, Ю. С. Петергеря. Київ: Політехніка, Кондор, 2008. 594 с.

24. Дмитрів В. Т., Шиманський В. М. Електроніка і мікросхемотехніка: навчальний посібник. Львів: Афіша, 2006. 175 с.

25. Гуржій А. М., Самсонов В. В., Поваротнюк Н. І. Імпульсна та цифрова техніка: підручник. Харків: Компанія «Сміт», 2005. 424 с.

26. Схемотехніка електронних систем: У 3 кн. Кн. 1. Аналогова схемотехніка та імпульсні пристрої: підручник / В. І. Бойко, А. М. Гуржій, В. Я. Жуйков та ін. 2-ге вид., допов. і переробл. Київ: Вища школа, 2004. 366 с.

27. Електроніка і мікросхемотехніка: підручник: Т. 2 : Аналогові та імпульсні пристрої / В. І. Сенько, М. В. Панасенко, Є. В. Сенько; за ред. В. І. Сенька. Харків: Фоліо, 2002. 510 с.

28. Mohan N., Undeland T. M., Robbins W. P. Power electronics: converters, applications, and design. 3rd Edition. John Wiley and Sons, Inc, 2002. 832 p.

29. Перетворювальна техніка: підручник / Ю. П. Гончаров, О. В. Будьоний, В. Г. Мороз, М. В. Панасенко, В. Я. Ромашко, В. С. Руденко; за ред. В. С. Руденка. Харків: Фоліо, 2000. 357 с.

30. Licari J. J., Enlow L. R. Hybrid microcircuit technology handbook: materials, processes, design, testing and production. Second edition. Noyes Publicatons, 1998. 579 p.

Навчальне видання

ЩЕРБАК Яків Васильович НЕРУБАЦЬКИЙ Володимир Павлович ІВАКІНА Катерина Яківна

МІКРОСХЕМОТЕХНІКА ЕЛЕКТРОМЕХАНОТРОННИХ СИСТЕМ

Підручник

За загальною редакцією Я. В. Щербака

Відповідальний за випуск Нерубацький В. П.

В авторській редакції

Підписано до друку 21.07.2022. Формат 60×84/16. Гарнітура Times New Roman. Папір офсетний. Умовн.-друк. арк. 15,12. Наклад 100 прим. Ціна договірна.

Видавець Мачулін Л. І. 61057, Харків, вул. Римарська, 17/14 тел. +38(068)886-52-57; editor2016@ukr.net Свідоцтво про держреєстрацію ХК № 125 від 24.11.2004

Виготовлювач ФОП Іванова М. А. "Восход-принт" 61057, Харків, вул. Римарська, 3/5