Implementation of cryptographic algorithms on FPGA-based digital distributed systems

Abstract

EN: This paper presents a single chip efficient FPGA implementation of RSA and DES for Digital Envelope Scheme that targets the Altera Apex 20KE EP20k200EBC356. Implementation of cryptographic algorithms on programmable devices like FPGAs run much faster than on software while preserving physical security of hardware solutions. The high throughput in the implementation of cryptographic algorithms for digital envelope scheme is achieved by means of exploiting the parallelism present in the DES and RSA operations as well as the features of Altera Apex 20KE device family which best suit for system-on-a-programmable-chip (SOPC) applications. The parallelized single chip implementation of DES and RSA for performing the Encryption/Decryption for the Digital envelope scheme offers a throughput of 3.5 Gbits/sec at a system clock rate of 54.7 MHz. This implementation even provides a means for using the DES and RSA separately.

UA: У статті представлена однокристальна ефективна реалізація у вигляді ПЛІС RSA і DES для цифрової конвертації, яка призначена для Altera Apex 20KE EP20k200EBC356. Реалізація криптографічних алгоритмів на основі програмованих пристроїв, таких як ПЛІС, працює набагато швидше, ніж на програмному забезпеченні, зберігаючи фізичну безпеку апаратних рішень. Висока пропускна здатність у реалізації криптографічних алгоритмів для схем цифрової конвертації досягається шляхом використання паралелізму, притаманного операціям DES і RSA, а також особливості пристроїв сімейства Altera Apex 20KE, які найкраще підходять для додатків систем на програмованої логічної матриці (SOPC). Розпаралелена однокристальна реалізація DES і RSA для виконання шифрування / дешифрування для схеми цифрової конвертації пропонує пропускну здатність 3,5 Гбіт/с при тактовій частоті системи 54.7MHz. Ця реалізація навіть надає засіб для використання DES і RSA окремо.