Please use this identifier to cite or link to this item:
http://lib.kart.edu.ua/handle/123456789/6541
Title: | Структурно-каскадные методы сжатия и восстановления данных в телекоммуникационных системах |
Other Titles: | Structure-cascade methods of data compression and recovery for telecommunication systems |
Authors: | Хаханова, Анна Владимировна Hahanova, Anna Vladimirovna |
Keywords: | сжатие восстановление кодирование декодирование двоичные данные каскадное структурное число цифровая система на кристалле телекоммуникационная система реального времени data compression data recovery encoding decoding binary data cascade structure number system-on-chip real-time telecommunication system |
Issue Date: | 2009 |
Publisher: | Харьковский национальный университет радиоэлектроники |
Citation: | Хаханова, А. В. Структурно-каскадные методы сжатия и восстановления данных в телекоммуникационных системах : дис. ...канд. техн. наук : 05.12.02 – телекоммуникационные системы и сети / А. В. Хаханова ; науч. рук. Баранник В. В. ; Харьк. нац. ун-т радиоэлектроники. - Харьков, 2009. - 217 с. - Библиогр. : с. 205-217. |
Abstract: | RU: В работе решена задача сжатия двоичных данных в целях экономии памяти на кристаллах и времени приема-передачи данных в телекоммуникационных системах и процессе организации и проведения диагностического эксперимента. Цель диссертационного исследования – уменьшении времени сжатия, восстановления и передачи двоичных данных для телекоммуникационных и
тестовых систем.
Основные результаты: новый метод сжатия двоичных данных для телекоммуникационных и цифровых систем, основанный на сокращении структурно- комбинаторной избыточности без внесения ошибок, который характеризуется представлением двоичного массива в виде каскадного структурного числа и позволяет существенно уменьшить структурную избыточность двоичных данных; новый метод восстановления двоичных данных для телекоммуникационных и цифровых систем, основанный на анализе структуры кодовых конструкций, который характеризуется взаимно-однозначным восстановлением каскадных структурных двоичных чисел без использования дополнительных служебных данных и позволяет осуществлять параллельное восстановление кодов-номеров двоичных столбцов каскадных структурных чисел; получила дальнейшее развитие модель оценивания степени сжатия двоичных данных и временных параметров соответствующих алгоритмов их обработки, которая отличается от аналогов представлением двоичных массивов в виде каскадных структурных чисел и позволяет определить минимальное, среднее и максимальное значения степени компрессии двоичных данных; получила дальнейшее развитие модель оценивания информативности двоичных массивов, которая отличается от аналогов учетом закономерностей по числу серий единиц и позволяет уменьшить избыточность в условиях нестационарности статистических свойств исходных фрагментов данных; получил дальнейшее развитие метод структурного анализа двоичных массивов, который отличается от аналогов плавающим одномерным структурным кодированием, исключающем возможность переполнения машинного слова и позволяет компактно представлять массивы двоичных данных с априорно неизвестными статистическими характеристиками; программные и аппаратные средства, имплементированные в кристалл FPGA компании XILINX, в которых реализованы методы кодирования и восстановления двоичных данных, позволяющие существенно уменьшить время кодирования и восстановления информации в телекоммуникационных и цифровых системах; модель процесса верификации и тестирования функциональностей цифровой си- стемы на кристалле, которая обеспечивает проверку основных специфицированных условий путем моделирования проекта и диагностирования ошибок в случае их возникновения на всех стадиях жизненного цикла цифровой системы; модель системной верификации аппаратного продукта сжатия тестов в кристалле XILINX
, которая иллюстрирует повышение быстродействия (х10) методов кодирования и сжатия информации при имплементации в SoC.
Технические характеристики проекта TC SoC: 1) Компьютерная система: ряд IBM PC, процессор – Intel (R) Core (TM) 2 CPU, оперативная память – не менее 1 мегабайта, стандартный набор периферийных устройств. 2) Операционная система
– Windows 2000, Windows 2003, WindowsXP. 3) HES-board (HES2-X2000MB) компании Alatek, Poland, работающий под управлением Riviera, Active-HDL. Функции: верификация ASIC-проектов на основе ускорения средств моделирования и верификации; использование в качестве акселератора программных моделей путем перехода на аппаратные. 4)Кристалл FPGA,Xilinx VirtexII, xcv2000e.5) Аппаратурные затраты проекта – 320 210 эквивалентных вентилей. 6) Быстродействие проекта – 42 027 MГц. EN: Thesis goal – development of binarydata encoding and recoverymethods, which provide of the guaranteed compression ratio and increase of information compactness coefficient on basis of decrease the structure-combinatorial redundancy without errors introduction to decrease time of binary data compression, recovery and transmission in real-time telecommunication and digital systems. Main results: a novel method of data comperession on basis of structure-cascade encoding that is characterized by decrease of structure-combinatorial redundancy and allow increasing the data compression ratewithout errors introduction; a novel method of binary data recovery on basis of structure-cascade decoding that is characterized by taking into account of two stage structure of binary arrays and allows recovering data without errors introduction and without additional information; new fast structure- cascade decoding that is characterized by taking into account of structure relations in binary arrays and allows decreasing of recovery operations quantity without errors introduction; improved model of binaryarrays informativityevaluation that taking into account the constraints of “1” series quantity and allows calculation an average value and minimal limit of binary data compression; improved model of evaluation the total quantityof operations for binarydata processing that taking into account the possibility of binary arrays representation in the form of cascade structure numbers and features of early data recovery and parallel decoding of cascade code constructions. It enables evaluation the hardware-time characteristics of binary data processing. |
URI: | http://lib.kart.edu.ua/handle/123456789/6541 |
Appears in Collections: | 2009 |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
dis_Hahanova.pdf | 676.15 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.