Пристрій усунення надмірності цифрового телевізійного сигналу

Abstract

Пристрій усунення надмірності цифрового телевізійного сигналу, що містить три регістри, перші виходи першого регістра підключені до перших входів першого блока порівняння і перших входів третього блока пам'яті, другий вихід першого регістра підключений до першого входу другого регістра, виходи другого регістра підключені до других входів першого блока порівняння, виходи третього регістра підключені до перших входів другого блока порівняння і перших входів третього буфера, два блоки пам'яті, перший вихід першого блока пам'яті підключений до першого входу третього регістра, другий вихід першого блока пам'яті підключений до першого входу другого блока пам'яті та третього входу ключового елемента, вихід другого блока пам'яті підключений до першого входу четвертого регістра, два блоки порівняння, вихід першого блока порівняння підключений до входу першого тригера, вихід другого блока порівняння підключений до першого входу другого лічильника, другого входу другого буфера та входу елемента НІ, три лічильники, вихід першого лічильника підключений до третього входу першого та другого блока порівняння, п'ятого входу третього буфера, четвертого входу другого буфера, другого входу першого тригера, першого та другого елементів І, третього входу другого лічильника, перший вихід другого лічильника підключений до першого входу елемента АБО-НІ, другий вихід другого лічильника підключений до другого входу

елемента АБО-НІ, третій вихід другого лічильника підключений до третього входу елемента АБО-НІ, четвертий вихід другого лічильника підключений до четвертого входу елемента АБО-НІ, п'ятий вихід другого лічильника підключений до п'ятого входу елемента АБО-НІ, шостий вихід другого лічильника підключений до шостого входу елемента АБО-НІ, сьомий вихід другого лічильника підключений до сьомого входу елемента АБО-НІ, восьмий вихід другого лічильника підключений до восьмого входу елемента АБО-НІ, дев'ятий вихід другого лічильника підключений до другого входу третього елемента І, десятий вихід другого лічильника підключений до дев'ятого входу елемента АБО-НІ, одинадцятий вихід другого лічильника підключений до третього входу третього елемента І, дванадцятий вихід другого лічильника підключений до десятого входу елемента АБО-НІ, тринадцятий вихід другого лічильника підключений до четвертого входу третього елемента І, чотирнадцятий вихід другого лічильника підключений до одинадцятого входу елемента АБО-НІ, п'ятнадцятий вихід другого лічильника підключений до дванадцятого входу елемента АБО-НІ, шістнадцятий вихід другого лічильника підключений до п'ятого входу третього елемента І, сімнадцятий вихід другого лічильника підключений до шостого входу третього елемента І, виходи третього лічильника підключені до других входів третього блока пам'яті і до входів блока елементів АБО, два блоки затримки, вихід першого блока затримки підключений до третього входу першого тригера, вихід другого блока затримки підключений до елемента АБО, елемент І, вихід якого підключений до другого входу третього лічильника, елемент АБО, вихід якого підключений до першого входу третього лічильника, комутатор, перший вихід якого підключений до п'ятого входу третього блока пам'яті, другий вихід якого підключений до третього входу четвертого блока пам'яті, блок елементів АБО, вихід якого підключений до третього входу третього блока пам'яті, перетворювач коду, виходом якого є вихід пристрою, який відрізняється тим, що додатково введені блок вибірки синхросигналів, на вхід якого надходить вхідний цифровий телевізійний сигнал, перший вихід блока вибірки синхросигналів підключений до першого входу першого блока пам'яті, другий вихід блока вибірки синхросигналів підключений до третіх входів першого, другого, третього та четвертого регістрів, першого та другого блоків пам'яті, першого, другого та третього буферів, перетворювача коду, першого входу ключового елемента, других входів першого та другого лічильника, елемента АБО та другого три- гера, третій вихід блока вибірки синхросигналів підключений до першого входу першого буфера, ключовий елемент, вихід якого підключений до першого входу першого регістра, генератор тактових імпульсів, вихід якого підключений до других входів першого, другого, третього та четвертого регістрів, першого та другого блоків пам'яті, першого буфера, п'ятого входу перетворювача коду та першого входу першого лічильника, четвертий регістр, виходи якого підключені до других входів другого блока порівняння, два тригери, вихід першого тригера підключений до входу чекаючого мультивібратора та першого входу першого елемента І, перший вихід другого тригера підключений до четвертого входу третього буфера та першого входу другого буфера, другий вихід (інверсний) другого тригера підключений до другого входу ключового елемента, першого входу комутатора та четвертого входу перетворювача коду, перший, другий та третій буфери, вихід першого буфера підключений до другого входу комутатора, вихід другого буфера підключений до другого входу четвертого блока пам'яті, виходи третього буфера підключені до перших входів четвертого блока пам'яті, чекаючий мультивібратор, вихід якого підключений до входів першого і другого блоків затримки та першого входу другого елемента І, другий та третій елементи І, вихід другого елемента І підключений до четвертого входу тре- тього блока пам'яті, вихід третього елемента І підключений до першого входу другого тригера, елемент НІ, вихід якого підключений до другого входу третього буфера, елемент АБО-НІ, вихід якого підключений до першого входу третього елемента І, третій та четвертий блоки пам'яті, виходи третього блока пам'яті підключені до перших входів перетворювача коду, виходи четвертого блока пам'яті підключені до других входів перетворювача коду.