Завадостійкий цифровий фазовий детектор

Abstract

Завадостійкий цифровий фазовий детектор вміщує послідовно включені генератор рахункових імпульсів, першу схему "І", електронний комутатор, дільник надвоє частоти рахункових імпульсів, лічильник, формувач сигнальних імпульсів, послідовно з'єднаний з діодом, схемою затримки, другою схемою "І" та з першим тригером, вихід формувача опорних імпульсів через перший тригер з'єднаний зі входом першої схеми "І" і послідовно з'єднаний з блокінг- генератором, третьою схемою "І", другим тригером і другою схемою "І", вихід формувача сигнальних імпульсів підключений до управляючого входу комутатора, а вихід діода підключений до третьої схеми "І", причому вихід першого тригера підключений до лічильника для виводу результату та для його обнуління. Крім цього він додатково містить другий діод, підключений від виходу формувача сигнальних імпульсів до входу комутатора, замість блокінг- генератора підключений третій тригер входом до виходу формувача опорних імпульсів і виходом - до входу третьої схеми "I", усувається схема затримки таким чином, щоб був з'єднаний вихід першого діода зі входом другої схеми "І", для обнуління лічильника та тригерів використовується імпульс з виходу другої схеми "І".