Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://lib.kart.edu.ua/handle/123456789/8261
Назва: | Пристрій для оцінки якості дискретних каналів зв'язку |
Автори: | Батаєв, Олег Петрович Поляков, Петро Федорович Колісник, Олексій Євгенович |
Ключові слова: | дискретні канали зв'язку суматор демодулятор блок посилення та перетворення детектор перемикач інтегратор реле декадний лічильник |
Дата публікації: | 2006 |
Видавництво: | Міністерство освіти і науки України ; Державний департамент інтелектуальної власності |
Бібліографічний опис: | Пат. № 56937 Україна Пристрій для оцінки якості дискретних каналів зв'язку / винахідники : О. П. Батаєв, П. Ф. Поляков, О. Є. Колісник ; володілець : Українська державна академія залізничного транспорту ; заявл. 03.12.2002 ; опубл. 17.04.2006, Бюл. № 4. |
Короткий огляд (реферат): | 1. Пристрій для оцінки якості дискретних каналів зв'язку, що включає суматор, схему вирішування, два демодулятори, блок посилення та перетворення, перший блок вирахування, перший фільтр постійної складової сигналу, перший і другий квадратичні детектори, блок ділення, аналізатор, перший множник, двійковий перемикач, другий множник, інтегратор, другий фільтр постійної складової сигналу, двополюсний перемикач, елемент затримки, блок порівняння, реле, другий блок вирахування; з виходом блока посилення і перетворення паралельно з’єднані входи демодуляторів, з виходами демодуляторів паралельно з’єднані виходи суматора, вихід схеми вирішування з’єднаний з першим входом першого множника, вихід суматора з’єднаний з другим входом першого множника, перший блок вирахування об’єднаний по входу з першим фільтром постійної складової сигналу, вихід якого з’єднаний із другим входом першого блока вирахування, виходи першого і другого квадратичних детекторів підключені відповідно до першого і другого виходів блока ділення, вихід якого підключений до першого входу аналізатора, послідовно з’єднані виходи двійкового перемикача і другого множника з інтегратором, до входу якого підключений вхід другого фільтра постійної складової сигналу, до другого входу двополюсного перемикача підключені входи послідовно з’єднані виходи елемента затримки та блока порівняння, при цьому вихід першого множника з’єднаний з першим входом першого блока вирахування, другий вхід першого блока вирахування підключений до об’єднаного другого і третього входів двополюсного перемикача і другого входу блока порівняння, вхід першого квадратичного детектора з’єднаний з виходом другого фільтра постійної складової сигналу, а вхід другого квадратичного детектора – із другим входом другого блока вирахування, вихід якого з’єднаний із другим входом аналізатора, який відрізняється тим, що в нього введені блок стробування і блок синхронізації, причому вхід блока синхронізації паралельно з'єднаний із входом блока посилення і перетворення, а з виходом блока синхронізації паралельно з'єднані перші входи демодуляторів і вхід блока стробування, вихід блока стробування з'єднаний з першим входом інтегратора, з виходом першого демодулятора паралельно з’єднані перші входи схеми вирішування та суматора. 2. Пристрій за п. 1, який відрізняється тим, що блок синхронізації містить множник, пристрій виділення несучої частоти, фазовий детектор, опорний генератор, керуючий елемент, проміжний перетворювач, диференціальний ланцюг, випрямляч, з виходом опорного генератора паралельно з'єднаний другий вхід множника і другий вхід проміжного перетворювача, вихід множника послідовно з'єднаний із входом пристрою виділення несучої частоти, з виходом пристрою виділення несучої частоти послідовно з'єднаний перший вхід фазового детектора, з виходом фазового детектора послідовно з'єднаний вхід керуючого елемента, вихід керуючого елемента з'єднаний з першим входом проміжного перетворювача, з виходом проміжного перетворювача паралельно з'єднаний перший вхід фазового детектора і вхід диференціюючого ланцюга, вихід диференціюючого ланцюга послідовно з'єднаний із входом випрямляча. 3. Пристрій за п. 1, який відрізняється тим, що блок стробування виконаний у вигляді декадного лічильника. |
URI (Уніфікований ідентифікатор ресурсу): | http://lib.kart.edu.ua/handle/123456789/8261 |
Розташовується у зібраннях: | 2006 |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
patent56937.pdf | 242.42 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.