Please use this identifier to cite or link to this item: http://lib.kart.edu.ua/handle/123456789/8337
Full metadata record
DC FieldValueLanguage
dc.contributor.authorЗагарій, Генадій Іванович-
dc.contributor.authorФурман, Ілля Олександрович-
dc.contributor.authorМалиновський, Михаїл Леонідович-
dc.date.accessioned2021-10-09T09:30:53Z-
dc.date.available2021-10-09T09:30:53Z-
dc.date.issued2002-
dc.identifier.citationПат. № 39306 Україна Програмований логічний контролер / винахідники : Г. І. Загарій, І. О. Фурман, М. Л. Малиновський ; володілець : Українська державна академія залізничного транспорту ; заявл. 10.02.2000 ; опубл. 15.10.2002, Бюл. № 10.uk_UA
dc.identifier.urihttp://lib.kart.edu.ua/handle/123456789/8337-
dc.description.abstractПрограмований логічний контролер, що містить блоки пам'яті станів та команд, лічильник адреси, схему порівняння та блок індикації, причому перший (встановлювальний) вхід лічильника адреси є першим входом пристрою, інформаційний вихід лічильника адреси підключений до адресних входів блоків пам'яті станів та команд, а також до першого входу блока індикації, другий вхід якого з'єднаний з першим виходом схеми порівняння, перший вхід якої з'єднаний з інформаційним виходом блока пам'яті станів, другий вхід схеми порівняння є другим входом пристрою, виходом якого є перший (інформаційний) вихід блока пам'яті команд, який відрізняється тим, що до нього введені блок логічного керування та блок пам'яті переходів, адресний вхід якого з'єднаний з другим входом пристрою, а перший (інформаційний) його вихід підключений до другого входу лічильника адреси, третій та четвертий входи якого підключені відповідно до першого та другого виходів логічного керування, перший вхід якого з'єднаний з другим виходом блока пам'яті команд, а другий та третій входи блока логічного керування підключені відповідно до другого виходу схеми порівняння та до другого виходу блока пам'яті переходів.uk_UA
dc.publisherМіністерство освіти і науки України : Державний департамент інтелектуальної власностіuk_UA
dc.subjectконтролер програмованийuk_UA
dc.subjectблок пам'ятіuk_UA
dc.subjectлічильник адресиuk_UA
dc.subjectсхема порівнянняuk_UA
dc.subjectблок індикаціїuk_UA
dc.titleПрограмований логічний контролерuk_UA
Appears in Collections:2002

Files in This Item:
File Description SizeFormat 
patent39306.pdf88.64 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.