Please use this identifier to cite or link to this item:
http://lib.kart.edu.ua/handle/123456789/8337
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | Загарій, Генадій Іванович | - |
dc.contributor.author | Фурман, Ілля Олександрович | - |
dc.contributor.author | Малиновський, Михаїл Леонідович | - |
dc.date.accessioned | 2021-10-09T09:30:53Z | - |
dc.date.available | 2021-10-09T09:30:53Z | - |
dc.date.issued | 2002 | - |
dc.identifier.citation | Пат. № 39306 Україна Програмований логічний контролер / винахідники : Г. І. Загарій, І. О. Фурман, М. Л. Малиновський ; володілець : Українська державна академія залізничного транспорту ; заявл. 10.02.2000 ; опубл. 15.10.2002, Бюл. № 10. | uk_UA |
dc.identifier.uri | http://lib.kart.edu.ua/handle/123456789/8337 | - |
dc.description.abstract | Програмований логічний контролер, що містить блоки пам'яті станів та команд, лічильник адреси, схему порівняння та блок індикації, причому перший (встановлювальний) вхід лічильника адреси є першим входом пристрою, інформаційний вихід лічильника адреси підключений до адресних входів блоків пам'яті станів та команд, а також до першого входу блока індикації, другий вхід якого з'єднаний з першим виходом схеми порівняння, перший вхід якої з'єднаний з інформаційним виходом блока пам'яті станів, другий вхід схеми порівняння є другим входом пристрою, виходом якого є перший (інформаційний) вихід блока пам'яті команд, який відрізняється тим, що до нього введені блок логічного керування та блок пам'яті переходів, адресний вхід якого з'єднаний з другим входом пристрою, а перший (інформаційний) його вихід підключений до другого входу лічильника адреси, третій та четвертий входи якого підключені відповідно до першого та другого виходів логічного керування, перший вхід якого з'єднаний з другим виходом блока пам'яті команд, а другий та третій входи блока логічного керування підключені відповідно до другого виходу схеми порівняння та до другого виходу блока пам'яті переходів. | uk_UA |
dc.publisher | Міністерство освіти і науки України : Державний департамент інтелектуальної власності | uk_UA |
dc.subject | контролер програмований | uk_UA |
dc.subject | блок пам'яті | uk_UA |
dc.subject | лічильник адреси | uk_UA |
dc.subject | схема порівняння | uk_UA |
dc.subject | блок індикації | uk_UA |
dc.title | Програмований логічний контролер | uk_UA |
Appears in Collections: | 2002 |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
patent39306.pdf | 88.64 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.